EJERCICIOS RESUELTOS ESTRUCTURA Y TECNOLOGÍA DE

COMPUTADORES
8. Calcula la capacidad en bit de las siguientes memorias:
a) 8x4 b) 16x8 c) 8x8 d) 1Kx8 e) 2Kx16 f) 1Mx4

a) 8 Direcciones físicas; Resuelve con 3 líneas (2^3=8)

4 Bits en cada dirección.

8 Direcciones * 4 Bits/Direccion = 32 Bits.

b) 16 Direcciones * 8 bits/direccion = 256 Bits.

c) 8 Direcciones * 8 Bits/direc. = 64 Bits.

d) 1K = 1 * 2^10 Direcciones

2^10 direcciones * 16 Bits/direccion = 8192.

e) 2K = 2 * 2^10 = 2^11 Direcciones

2^11 direcciones * 16 bits/direccion = 32768 Bits.

f) 1M = 1 * 2^20 Direcciones.

2^20 direcciones * 4bits/direccion = 4,19 * 10^6 Bits.

9. Para el ejercicio anterior obtenga los valores de capacidad en bytes para d), e) y f) además en Kb y
KB.

d) 8192 bits / (8bits/byte) = 1024 Bytes = 1KB = 8Kb.

e) 32768bits / (8bits/byte) = 4096 Bytes = 4KB = 32Kb.

f) 419430bits / (8bits/byte) = 524288 Bytes = 512KB = 4096Kb.

10. Expresa en MB las siguientes capacidades de memoria:

a) 8.388.608 bits b) 4096 Kbytes c) 2048 Mbits d) 2621440 bytes

a) 8388608bits = 1MB.

b) 4096KB = 4MB.

c) 2048Mb = 256MB.

d) 2621440B = 2,5MB.

11. Un disco magnético tiene un tiempo de ciclo de memoria de 4ms. Si cada posición consta de 16 bits,
calcular el número de bytes que puede ser leídos o escritos en 3 segundos.

Datos:
- Tc = 4ms = 4 * 10^-3 seg.
- 1 posición = 16 Bits.
- ¿Bytes leídos en 3 seg.?

Resolución:

4 * 10^-3 seg. ------------- 16bits

x = 12000bits = 1500Bytes.
3seg. ------------- x

Carlos Borrego Hinojosa

12. Averigua el tiempo de ciclo (Tc) que tiene una memoria de 1Kx8 que es capaz de leer
100bytes/segundo.

Datos:
- Memoria = 1k * 8
- Lee 100Bytes/segundo.
-¿Tiempo de Ciclo?

Resolución:

1K * 8 :
1K = 1 * 2^10 Direcciones; 2^10 direcciones * (8bits/direcc.) = 8192 bits = 1024 Bytes.

100Bytes ------- 1seg.

X = 10,24 seg. En 1024 Bytes.
1024Bytes ------- x seg.

En 1Byte:
10,24seg. / (1024Bytes/seg.) = 0,01 seg.

13. Para el ejercicio anterior considere que la memoria tiene un tiempo de refresco de 0,2 ms, ¿cuál sería
el tiempo de acceso (Ta) de la memoria?

Datos:
- T.res = 0,2 * 10^-3 seg.
- ¿T.acceso?

Resolución:

Tc = Ta + Tres
Ta = Tc – Tres
Ta = 0,01seg. - 0,2 * 10^-3seg.
Ta = 9,8 * 10^-3 seg.

14. Una memoria de 2Kx16 tiene un tiempo de acceso de 3ms y un tiempo de refresco de 1ms.
Averigua su frecuencia de acceso y luego lo bytes por segundo que es capaz de leer.

Datos:
- Mem. = 2K * 16
- Ta = 3ms = 3 * 10^-3seg.
- Tres = 1ms = 1 * 10^-3seg.
-¿Frecuencia acceso?
-¿Bytes / seg.?

Resolución:

Frec. Acceso = 1 / Tc

Tc = Ta + Tres
Tc = 3 * 10^-3seg. + 1 * 10^-3 seg.
Tc = 4 * 10^-3 seg.

F.acceso = 1 / 4 * 10^-3 = 250 palabras/seg.

1 palabra ------- 2B
x = 500 Bits/seg.
250 pal. ------- x

Carlos Borrego Hinojosa

15. Una memoria tiene una frecuencia de acceso Fa de 1200 palabras por segundo y un tiempo de
acceso de 0,5ms. Averigua cual es su tiempo de restauración (TRES).

Datos:
- F.acceso = 1200 pal/seg.
- Ta = 0,5ms = 0,5 * 10^-3seg.
- ¿Tres?

Resolución

Tc = 1 / Fa → Tc = 1 / 1200 = 8,4444444444444444444444444444444 * 10^-4 seg.

Tc = Ta + Tres.
Tres = Tc – Ta = (8,44 * 10^-4) – (0,5 * 10^-3) = 3,44 * 10^-4 seg.

17. Para el caso anterior calcule el coste por bit de cada módulo de memoria.

128MB → 18 €
18 / 1,07 * 10^9 = 7,4 * 10^-9 €/bits

256MB → 32,40 €
32,40 / 6,62 * 10^7 = 1,508 * 10^-8 €/bit.

19. Un procesador trabaja a una f de 50MHz. Se desea acoplar una memoria caché SRAM cuyo tiempo
de acceso coincide con la duración del ciclo del procesador. Si la memoria principal tiene un
Ta=80ns y se sabe que la tasa de aciertos de la caché h es 85%, averigua el tiempo medio que tomará
el acceso al subsistema de memoria.

Datos:
- F. procesador = 50 Mhz = 50 * 10^6 Hz.
- SRAM → Ta = Tc proces.
- Ta Mem. Principal = 80nseg. = 80 * 10^-9seg.
- Tasa de aciertos = 85%
- ¿Ta medio?

Resolución:

Tc = (1 / 50 * 10^6) = 2 * 10^-8 seg.

Ta medio = Ta1[Siempre suele ser la memoria caché, la SRAM) + Ta2 – (Tasa aciertos * Ta2 / 100)
Ta medio = 2 * 10^-8 + 80 * 10^-9 - ( 85 * 80 * 10^-9 / 100)
Ta medio = 3,2 * 10^-8 seg.

20. Determinar el tiempo medio de acceso a un sistema de memoria formado por una memoria caché
(Mc), con un tiempo de acceso de 10 ns, y una memoria principal (Mp), con un tiempo de acceso de
60 ns. La probabilidad de acierto en la memoria caché es de 70%.

Datos:
- Ta SRAM = 10ns = 10 * 10^-9seg.
- Ta DRAM = 60ns = 60 * 10^-9seg.
- Probabilidad de acierto = 70%
-¿Tiempo medio de acceso?

Resolución:

Ta medio = Ta1 + Ta2 – (Tasa aciertos * Ta2 / 100)

Ta medio = (10 * 10^-9)+ (60 * 10^-9) – (70 * 60 * 10^-9 / 100)
Ta medio = 2,8 * 10^-8

Carlos Borrego Hinojosa

21. Diseñar el esquema lógico de un decodificador de direcciones perteneciente a una memoria de 8
posiciones de 8 bits cada una.

8 posiciones, 8 bits = 8 * 8

22. Una memoria DRAM de 1K posiciones de 1 bit cada una, tiene una organización matricial en filas y
columnas.
a) Indicar el número de filas y columnas que habrá en su estructura
b) Dibujar el esquema lógico del decodificador de direcciones

a) 1K * 1 → 2^10 * 1 = 2^10 bits → 10 líneas , al ser matricial, (2 ^5 * 2 ^5 )

2^5 Columnas
2^5 Filas
5 Líneas.

Carlos Borrego Hinojosa

23. Para una memoria DRAM de 4Kx8 con organización matricial:
a) Determinar el número de filas y columnas que posee
b) ¿Cuántas líneas de dirección serían necesarias para acceder a todas las posiciones de esa
memoria?
c) ¿Cuántas líneas de datos necesita?

a) 4K = 2^12 posiciones → al ser matricial, 2^6 * 2^6 → 2^6 Columnas y 2^6 Filas

b) 4K * 8 = 2^12 * 2^3 = 2^15

12 líneas de direcciones

c) 2^3 = 8 líneas de datos.