Microprocesadores & Microcontroladores

Memorias

ATE-Universidad de Oviedo

3-1

Microprocesadores & Microcontroladores

Qu es una memoria? Es un dispositivo que es capaz de proporcionar un medio fsico para almacenar la informacin procesada por un sistema digital En nuestro caso slo nos interesan las memorias de semiconductores Para qu se emplean? Para almacenar programas y datos en Sistemas Microprocesadores (90%) Para implementar circuitos combinacionales Qu es una palabra? Es un grupo de bits a los que se puede acceder de manera simultnea Qu es una direccin? Es la posicin de identificacin de una palabra en memoria
Memorias
ATE-Universidad de Oviedo

3-2

Microprocesadores & Microcontroladores

Clasificacin de las Memorias

Por el Acceso
,RAM: Acceso Aleatorio, el tiempo de acceso a una direccin es independiente de su posicin fsica. Se especifica la direccin y se accede al contenido ,SAM: Acceso Secuencial, para acceder a una posicin se debe pasar por todas las que le preceden fsicamente Se accede a toda la informacin contenida en las direcciones previas ,CAM: Acceso por contenido, o Asociativas; se direccionan por contenido Se suministra un dato y la respuesta es si est o no almacenado y la direccin en la que se encuentra.
Memorias
ATE-Universidad de Oviedo

3-3

Microprocesadores & Microcontroladores

Por las Operaciones

Clasificacin (II)

,RWM: Memorias de Lectura/Escritura; las operaciones de lectura y de escritura son rpidas y habituales en el funcionamiento del P ,ROM: Slo Lectura; la informacin es leda de manera rpida pero la escritura es ms lenta y no es habitual en el funcionamiento del sistema P

Por el Interfaz Exterior

,Sncronas: con seal de reloj CLK para la sincronizacin Las seales de direcciones, datos y control se almacenan en registros internos en los flancos activos de la seal CLK ,Asncronas: no disponen de seal de reloj

Memorias

ATE-Universidad de Oviedo

3-4

Microprocesadores & Microcontroladores

Clasificacin (III)

Por lo Permanente de la informacin

,No voltiles: la informacin se retiene de manera permanente aunque se interrumpa la alimentacin del circuito ,Voltiles: se pierde la informacin sin tensin de alimentacin "Estticas: se mantiene la informacin permanentemente siempre que exista alimentacin "Dinmicas:adems de la alimentacin se necesitan operaciones peridicas de refresco de informacin

Por la Tecnologa de Semiconductores

,Bipolares: con dispositivos bipolares (diodos o transistores) ,MOS: con transistores MOSFET
Memorias
ATE-Universidad de Oviedo

3-5

Microprocesadores & Microcontroladores

Memorias habituales en los Sistemas Microprocesadores

Voltiles Acceso Aleatorio

No Voltiles

RAM Estticas Asncronas (SRAM) RAM Estticas Sncronas (SSRAM) RAM Dinmicas Asncronas (DRAM) RAM Dinmicas Sncronas (SDRAM) ROM de Mscara PROM EPROM EEPROM Flash EEPROM NVRAM (SRAM con batera)

Bipolares o MOS Bipolares o MOS MOS MOS Bipolares o MOS Bipolares o MOS MOS MOS MOS MOS

Sistemas Empotrados

Memorias

ATE-Universidad de Oviedo

3-6

Microprocesadores & Microcontroladores

Memorias ROM
No voltiles Acceso aleatorio Operaciones de slo lectura Bipolares o MOS Tipos: ROM de mscara: programada en la fabricacin PROM: programables por el usuario una sola vez EPROM: reprogramables y borrables por radiacin UV PROM=OTP son EPROM sin ventana EEPROM: reprogramables y borrables elctricamente permiten un borrado selectivo por posiciones Flash: EEPROM de acceso ms rpido borrado simultneo de toda la memoria

Memorias

ATE-Universidad de Oviedo

3-7

Microprocesadores & Microcontroladores

Memorias ROM (II)

Estructura matricial:

Almacenan programas y datos permanentes o que no cambian con frecuencia

m lneas de direccionamiento (Ai): 2m direcciones n lneas de datos (Di): tamao de los datos lneas de control:/CE (habilitacin CI), /OE (hab.salidas) Decodificador de direcciones

(Ai) Lneas de Direcciones

Matriz de Celdas de Memoria

Tamao de memoria: 2 mx n

/CE /OE
Memorias

Control

Circuito de E/S (Di) Lneas de Datos

ATE-Universidad de Oviedo

3-8

Microprocesadores & Microcontroladores 1101 A0 Decodificador 1a2 0110

Contenido de la memoria

Memorias ROM (III) ROM bipolar con diodos (tamao 2x4)

+Vcc

/OE /CE

Circuito de Salida (triestado) D3 D2 D1 D0

ROM bipolar con transistores sustituyendo a diodos

3-9

Memorias

ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

Memorias ROM (IV) Celda de ROM MOS Salida Decodificador

+Vcc

+Vcc

Grabado 0

Grabado 1

Memorias

ATE-Universidad de Oviedo

3-10

Microprocesadores & Microcontroladores

Memorias ROM (V): PROM Se fabrican en blanco (todos fusibles intactos) y si se quema se graba un 0 en esa celda Salida Decodificador Fusible quemado grabado 0

Fusible mantenido grabado 1

Fusibles: metlicos silicio policristalino

Memorias

ATE-Universidad de Oviedo

3-11

Microprocesadores & Microcontroladores

Memorias ROM MOS borrables: Dispositivos MOS de Puerta Flotante

Drenador Puerta Puerta flotante Fuente Aislante (SiO2)

EPROM EEPROM FLASH Puerta flotante sin carga: MOS controlable desde G

Puerta cargada: MOS en corte

Memorias
ATE-Universidad de Oviedo

3-12

Microprocesadores & Microcontroladores

ROM: Dispositivos MOS de Puerta Flotante

+Vcc +Vcc

Puerta flotante descargada (grabado 0)

Puerta flotante cargada (1)

Memorias

ATE-Universidad de Oviedo

3-13

Microprocesadores & Microcontroladores

Memorias EPROM: Borrable por luz UV

Grabacin EPROM: 128K x 8

Borrado

13.1 segundos para grabar 20 minutos para borrado (todas a la vez)

Memorias
ATE-Universidad de Oviedo

3-14

Microprocesadores & Microcontroladores

Memorias EEPROM (E2PROM): Borrable elctricamente

Grabacin Borrado

El aislante entre la puerta flotante y el canal es muy delgado, permitiendo el paso de los electrones para cargar o descargar la puerta por efecto tnel
Memorias
ATE-Universidad de Oviedo

3-15

Microprocesadores & Microcontroladores

Memorias Flash EEPROM (FLASH): Borrables elctricamente todas las posiciones simultneamente

FLASH EEPROM: 256K x 8 2.6 segundos para grabar 1 segundo para borrado (todas a la vez)
Memorias
ATE-Universidad de Oviedo

3-16

Microprocesadores & Microcontroladores

Memorias RAM:
Almacenan datos o valores que cambian con frecuencia Voltiles (variedad NVRAM no voltil porque se alimenta con batera) Acceso aleatorio Operaciones de lectura y escritura Asncronas: sin seal de reloj Estticas (SRAM) Dinmicas (DRAM) Sncronas: con seal de reloj para sincronizacin Estticas (SSRAM) Dinmicas (SDRAM)
Memorias
ATE-Universidad de Oviedo

3-17

Microprocesadores & Microcontroladores

Memorias RAM Sncronas

Direcciones

Ai /WE /CE CLK

Datos de Entrada Control y Direcciones

Matriz de Memoria

Datos de Salida

Di

Datos Seal de reloj para sincronizacin externa

Memorias

ATE-Universidad de Oviedo

3-18

Microprocesadores & Microcontroladores

Memorias RAM Asncronas

Decodificador de direcciones

(Ai) Lneas de Direcciones

Matriz de Celdas de Memoria Tamao de memoria: 2 mx n Circuito de E/S

/CE /OE /WE Control

(Di) Lneas de Datos

Memorias

ATE-Universidad de Oviedo

3-19

Microprocesadores & Microcontroladores

Memorias RAM Estticas

Estructura matricial: Decodificadores de Filas y de Columnas

Salidas decodificador de filas

Celda Bsica (1 bit)

(W) Escritura

(R) Lectura

Salidas decodificador de columnas

Memorias
ATE-Universidad de Oviedo

3-20

10

Microprocesadores & Microcontroladores

RAM Estticas: Celda bsica biestable

Seleccin celda: Xi = 1 Yj = 1

Fila xi

Columna Yj
Memorias
ATE-Universidad de Oviedo

3-21

Microprocesadores & Microcontroladores

RAM Dinmicas
Celda bsica: condensador + MOS Condensador: cargado: 1 descargado: 0 Mayor integracin que SRAM Necesidad de refresco por prdida de carga del condensador
R/W /CE

Circuito adicional para reescribir Periodo de refresco (2ms aprox) Multiplexadas lneas de direcciones con control de acceso a filas (RAS) y columnas (CAS)
3-22

Ai

DRAM
RAS CAS

Di
Memorias

ATE-Universidad de Oviedo

11

Microprocesadores & Microcontroladores

RAM Dinmicas (II)

Circuitos de Refresco

Memorias

ATE-Universidad de Oviedo

3-23

Microprocesadores & Microcontroladores

Tiempos de acceso: Lectura en ROM y RAM

Opcin (a).- Acceso de Lectura continua: Activar el chip de memoria (/CE) Activar la entrada de lectura escritura (R/W) Se cambia la direccin a leer en las entradas de direcciones (Ai) Ciclo de lectura continua (/CE=0, R/W=1)
Tiempo de ciclo de lectura

Tiempo de propagacin desde Ai hasta Di Memorias

ATE-Universidad de Oviedo

3-24

12

Microprocesadores & Microcontroladores

Tiempos de acceso: Lectura en ROM y RAM (II)

Opcin (b).-Acceso de Lectura controlada por /CE: Se coloca la direccin de acceso Se activa la entrada /CE

Tiempo desde activacin de /CE hasta que el dato es vlido

Memorias

ATE-Universidad de Oviedo

3-25

Microprocesadores & Microcontroladores

Tiempos de acceso: Escritura en RAM

Opcin (a).- Escritura controlada por R/W: Se coloca la direccin de acceso en Ai Se activa la entrada /CE Se activa entrada R/W Se coloca el dato a grabar en Di

tDH: tiempo mnimo del dato despus de desactivar R/W

tDS: tiempo mnimo del dato antes de desactivar R/W tWP: tiempo mnimo de activacin de R/W Memorias ATE-Universidad de Oviedo 3-26

13

Microprocesadores & Microcontroladores

Tiempos de acceso: Escritura en RAM (II)

Opcin (b).- Escritura controlada por /CE: Se coloca la direccin de acceso en Ai Se activa la entrada /CE Se activa entrada R/W Se coloca el dato a grabar en Di

tCW: tiempo mnimo de activacin de /CE

Memorias

ATE-Universidad de Oviedo

3-27

Microprocesadores & Microcontroladores

Memorias RAM (voltiles) SRAM: Alta velocidad Bajo consumo DRAM: Alta densidad de integracin Necesidad de refresco Bajo precio Memorias ROM (no voltiles) EPROM: Borrado muy lento y total EEPROM: Borrado selectivo de direcciones FLASH: Borrado total Escritura de un byte en microsegundos

Memorias

ATE-Universidad de Oviedo

3-28

14

Microprocesadores & Microcontroladores

Expansin de Memorias

Expansin del tamao de palabra: 2 chips de 1k x 4

1 memoria de 1k x 8

Memorias

ATE-Universidad de Oviedo

3-29

Microprocesadores & Microcontroladores

Expansin de Memorias (II)

Expansin del nmero de posiciones: 2 chips de 1k x 4

1 memoria de 2k x 4

Memorias

ATE-Universidad de Oviedo

3-30

15

Microprocesadores & Microcontroladores

CS A9

RAM 1K x 4 (8) A0

Expansin de Memorias (III)

Expansin del nmero de posiciones y del tamao de palabra: 8 chips de 1k x 4

CS A9

RAM 1K x 4 (7) A0

CS A9

RAM 1K x 4 (6) A0

E1 DECODIFICADOR 2a4 E0

CS A9

RAM 1K x 4 (5) A0

CS ENABLE A9

RAM 1K x 4 (4) A0

1 memoria de 4k x 8

+Vcc (1)

CS A9

RAM 1K x 4 (3) A0

CS A9

RAM 1K x 4 (2) A0

CS A9

RAM 1K x 4 (1) A0

Memorias

A9 A11 A10 ATE-Universidad

de Oviedo

A0

D7

..... D4 D3 ..... D0

3-31

Microprocesadores & Microcontroladores

Mapa de Memoria Es el plano de localizacin de cada tipo de memoria en un Sistema Microprocesador Representa el margen de las direcciones de acceso a cada tipo de memoria y/o las unidades de entrada/salida Se configura a partir de las lneas del bus de direcciones activando las lneas de control de cada integrado de memoria y/o unidades de entrada/salida Algunos microprocesadores distinguen entre el Mapa de Memoria y el Mapa de Entrada/Salida

Memorias

ATE-Universidad de Oviedo

3-32

16

Microprocesadores & Microcontroladores

Mapa de Memoria (ejemplo)

Sistema Microprocesador con 16 lneas en el bus de direcciones Seales de Control /WR (escritura) y /RD (lectura) Bus de Datos de 8 bits
MAPA A CONFIGURAR 0000 SRAM (16K x 8) 3FFF 4000 LATCH Tipo de C.I. Disponibles D7-D0

CE OE WE

SRAM (8k x 8) A12-A0

CE

Latch Q7-Q0

D7-D0

8000

CE OE ROM (32K x 8)

ROM (8k x 8) A12-A0

D7-D0

FFFF Memorias

ATE-Universidad de Oviedo

3-33

Microprocesadores & Microcontroladores

CE OE WE

SRAM (8k x 8) A12-A0

D7-D0

Lgica de Seleccin de SRAM: (como 6116)

CE 1 0 0 0 0

OE X 0 1 0 1

WE X 1 0 0 1

Estado Sin seleccionar Lectura Escritura Escritura Preparada para lectura

Pines E/S Z Do (salida) Di (entrada) Di (entrada) Z

Memorias

ATE-Universidad de Oviedo

3-34

17

Microprocesadores & Microcontroladores

SELECCIN DE INTEGRADOS CON DECODIFICADOR 3 A 8

Direcciones A15 0000-1FFF 0 2000-3FFF 0 4000-5FFF 0 6000-7FFF 0 8000-9FFF 1 A000-BFFF 1 C000-DFFF 1 E000-FFFF 1

A14 0 0 1 1 0 0 1 1

A13 0 1 0 1 0 1 0 1

Decodificador Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Memoria SRAM 1 SRAM 2 LATCH NO CON. ROM 1 ROM 2 ROM 3 ROM 4

Memorias

ATE-Universidad de Oviedo

3-35

/WR

CE

Latch

Q7-Q0

Microprocesadores & Microcontroladores

D7-D0

Lneas de control
/RD

CE OE WE

SRAM 1 (8k x 8)

D7-D0

CE OE WE G1 G2A G2B 74138 Decodificador 3a8 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

SRAM 2 (8k x 8)

D7-D0 BUS DE DATOS (D7-D0)

CE OE

ROM 1 (8k x 8)

D7-D0

S2 S1 S0

CE OE

ROM 2 (8k x 8)

D7-D0

A15 A14 A13

CE OE

ROM 3 (8k x 8)

D7-D0

Lneas de direcciones
Memorias

CE OE

ROM 4 (8k x 8)

D7-D0

ATE-Universidad de Oviedo

A12-A0

3-36

18