DEBER (TIPO EXAMEN) No. 4 DE SISTEMAS DIGITALES 1. Disear un contador Up/Down sincrnico mdulo-13. Utilizar flip-flops J-K.

Repetir el problema con flip-flops tipo D. 2. En base al CI-74190, disear un contador Up/Down sincrnico que cuente desde 000 hasta 846 inclusive. 3. Disear un detector de secuencia que dispone de una variable de entrada x<t> y de una variable de salida Z<t>. La salida debe permanecer en cero a menos que detecte la secuencia mostrada en la siguiente tabla, en cuyo caso z<t> debe tomar el valor uno con el siguiente pulso de reloj. As mismo, el circuito debe estar listo para detectar una prxima secuencia. Utilizar flip-flops: a) J-K; b) tipo-D y c) con una memoria ROM de la capacidad adecuada.
t x < t> 0 0 1 0 2 1 3 1 4 1 5 0

4. Mediante el uso de una memoria ROM y la circuitera adicional que requiera, disee un circuito que genere las siguientes funciones peridicas.
F0 F1 F2 1 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 1 0 1 0 1 0 0 0 0 1 1 0 1 1 1 1 0 0 0 0 1 0 1 0 1 1 1 0 0 1 0

Haga un grfico de las formas de onda para cada funcin. 5. Disee un circuito secuencial sincrnico que disponga de dos variables de entrada XO<t> y X1<t> y una variable de salida Z<t>. La salida debe permanecer en 0L a menos que se detecte la secuencia que se indica en la siguiente tabla.
t X O <t> X 1 <t> 0 1 1 1 0 0 2 0 1 3 1 1 4 1 0 5 0 0 6 0 1 7 1 0

una vez detectada la secuencia, la salida debe tomar el valor 1L y el circuito debe quedar listo para detectar una prxima secuencia vlida. Use una memoria ROM y FFs tipo-D. 6. Utilizando una memoria ROM y el nmero de FFs tipo-D que requiera, disee un circuito digital que dispone de 2-variables de entrada: X0<t>, X1<t>, y una variable de salida Z<t>. La salida debe permanecer en 0L a menos que se detecte la secuencia que se indica en la siguiente tabla.

t X 0 < t> X 1 < t>

0 1 1

1 1 1

2 1 0

3 1 0

4 0 1

5 1 1

6 0 0

7 0 1

una vez detectada la secuencia, la salida debe tomar el valor 1L y el circuito debe quedar listo para detectar una prxima secuencia

DEBER N 4 DE SISTEM AS DIGITALES

- 2 -

vlida. 7. Se dispone de CIs-RAM de 4Kbytes, en base a ellos implemente una memoria RAM de 16Kbytes. Muestre claramente todas las conexiones, no deje nada indicado. Use un decodificador de direccin MSI. 8. Con CIs-ROM de 2Kx4, implemente una memoria ROM de 8Kbytes. Muestre claramente todas las conexiones, no deje nada indicado. Use un decodificador de direccin MSI. 9. Un CPU de 8-bits, tiene un bus de direccin de 16-bits; se necesita conectar una memoria RAM de 4Kbytes que ocupe las localidades desde 8000H en adelante y una memoria ROM de 8-Kbytes que est ubicada a partir de la direccin A000H. Utilice un solo decodificador de direccin MSI para ubicar estos dos bloques de memoria en las direcciones indicadas. Implemente el circuito completo. No deje nada indicado, muestre todas las conexiones. 10. Mediante el uso de una memoria ROM y la circuitera adicional que requiera, disee un circuito que genere las siguientes funciones peridicas: F0 F1 F2 1 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 1 1 0 0 1 0

Haga un grfico de las formas de onda para cada funcin. 11. Disee un circuito secuencial sincrnico que disponga de dos variables de entrada X0<t> y X1<t> y una variable de salida Z<t>. La salida debe permanecer en 0L a menos que se detecte la secuencia que se indica en la siguiente tabla. t X1<t> X0<t> 0 1 1 1 0 1 2 0 1 3 1 1 4 1 0 5 0 0 6 0 1 7 1 0

una vez detectada la secuencia, la salida debe tomar el valor 1L y el circuito debe quedar listo para detectar una prxima secuencia vlida. Use una memoria ROM y FFs tipo-D. 12. Utilizando una memoria ROM y el nmero de flip-flops tipo-D que requiera, disee un circuito digital que dispone de 2-variables de entrada: X0<t>, X1<t> y una variable de salida Z<t>. La salida debe permanecer en 0L a menos que se detecte la secuencia que se indica en la siguiente tabla.
t X 1 <t> X 0 <t> 0 1 0 1 0 1 2 1 0 3 0 0 4 1 0 5 1 1 6 1 1 7 0 0 8 0 1 9 0 1 10 1 0 11 1 0

una vez detectada la secuencia, la salida debe tomar el valor 1L y el circuito debe quedar listo para detectar una prxima secuencia vlida.

DEBER N 4 DE SISTEM AS DIGITALES

- 3 -

13.

Se dispone de CIs-RAM de 4Kbytes, en base a ellos implemente una memoria RAM de 16Kbytes. Muestre claramente todas las conexiones, no deje nada indicado. Use un decodificador de direccin MSI. Con CIs-ROM de 2Kx4, implemente una memoria ROM de 8Kbytes. Muestre claramente todas las conexiones, no deje nada indicado. Use un decodificador de direccin MSI. Un CPU de 8-bits, tiene un bus de direccin de 16-bits; se necesita conectar una memoria RAM de 4Kbytes que ocupe las localidades desde 8000H en adelante y una memoria ROM de 8-Kbytes que est ubicada a partir de la direccin A000H. Utilice un solo decodificador de direccin MSI para ubicar estos dos bloques de memoria en las direcciones indicadas. Implemente el circuito completo. No deje nada indicado, muestre todas las conexiones. Dibuje un registro de desplazamiento de 4-bits con FFs tipo-D y con flip-flops JF, disparados con transicin negativa. Dadas las seales de reloj y de I<t>, dibuje las formas de onda en las salidas Q0, Q1, Q2 y Q3. Asuma que el estado inicial del registro es [Q3Q2Q1Q0] = [0101].

14.

15.

16.

17.

Implemente una memoria ROM que permita almacenar las siguientes palabras, a) como encoder (con compuertas OR), b) como una matriz de diodos, c) como un matriz de transistores, d) como una matriz de E-MOSFETs.
Z5 0 0 0 0 0 1 Z4 0 0 0 0 1 0 Z3 0 0 0 1 0 0 Z2 0 0 1 0 0 0 Z1 0 1 0 0 0 0 Z0 1 0 0 0 0 0 W7 1 1 0 0 1 0 W6 0 1 0 1 0 1 W5 1 1 1 1 0 0 W4 0 0 1 1 1 0 W3 0 0 0 0 1 0 W2 1 1 1 1 1 1 W1 0 1 1 1 1 0 W0 1 0 0 0 1 1

18.

Implemente una memoria PROM que permita almacenar 8 palabras de 8-bits; a) como encoder (con compuertas OR), b) como una matriz de diodos, c) como un matriz de transistores. Consulte la memoria ROM como un dispositivo lgico programable PLA. Implemente una memoria EPROM que permita almacenar 8 palabras de 8-bits. Cules son las ventajas y desventajas de la memoria EEPROM frente a las memorias EPROM? Disear un circuito combinacional que genere las siguientes funciones booloeanas; a) mediante el uso del menor nmero de compuertas NAND las funciones F0 y F3, y con el menor nmero de

19. 20. 21. 22.

DEBER N M ERO 4 DE SISTEM AS DIGITALES

- 4 -

compuertas NOR las funciones F1 y F2; b) mediante el uso de una memoria ROM de la capacidad adecuada.

Explicar las semejanzas y las diferencias en el proceso de diseo, en el circuito y en la implementacin. 23. Disear un circuito secuencial sincrnico que disponga de una variables de entrada X<t> y una variable de salida Z<t>. La salida debe permanecer en 0L a menos que se detecte la secuencia que se indica en la siguiente tabla
t X<t> 0 1 1 0 2 1 3 0 4 0 5 1 6 1 7 1

una vez detectada la secuencia, la salida debe tomar el valor 1L y el circuito debe quedar listo para detectar una prxima secuencia vlida. a) Use flip-flops tipo J-K. b) Implemente el circuito utilizando una memoria ROM de la capacidad adecuada. En cualquier caso, incluya una entrada Master-Reset (M. R.). 24. En base al diagrama de estados del problema del numeral anterior, llenar la siguiente tabla
t X<t> Z<t> E stado C 0 1 1 1 2 0 3 1 4 1 5 0 6 0 7 1 8 1 9 1 10 1 11 0 12 0 13 1

25.

Implementar un circuito secuencial sincrnico que permita detectar la secuencia que se muestra en la siguiente tabla de tiempo. Realizar el diseo en la forma tradicional con FFs-JK, con FFs tipo D, con registros de desplazamiento y con memoria ROM.
t X 0 <t> X 1 <t> 0 1 0 1 0 1 2 0 1 3 1 0

26.

Implementar un circuito secuencial sincrnico que cumpla con la siguiente tabla de funcin.
X 1 <t> 0 0 1 1 X 0 <t> 0 1 0 1 FU N CI N N O CUENTA CU EN TA UP M D U LO 6 CU EN TA D O W N M D U LO 8 CU EN TA D O W N M D U LO 7

Utilizar una memoria ROM de la capacidad adecuada.

DEBER N M ERO 4 DE SISTEM AS DIGITALES

- 5 -

27.

Utilizando FFs tipo D, implemente una memoria RAM de 8x4 de capacidad, debe disponer de las lneas de control: CE y R/W, adems las entradas y las salidas deben ser de 3-estados. Se dispone de memorias RAM de 4Kbytes, en base a ellas implementar una memoria RAM de 16Kbytes. Se dispone de memorias ROM de 8Kx2, en base a ellas implementar una memoria RAM de 8Kbytes. Se dispone de memorias RAM de 2Kx4, en base a ellas implementar una memoria RAM de 8Kbytes. Se desea implementar un arreglo de memorias RAM y ROM, que funcionar con un microprocesador que dispone de un bus de direccin de 16-bits (se deben usar todas las lneas del bus de direccin [decodificacin completa]). Este arreglo debe cumplir con el siguiente mapa de memoria.

28. 29. 30. 31.

Para ello, cada uno de los circuitos integrados de memoria tienen la misma capacidad 4Kbytes: 2 de RAM y 2 de ROM. 32. Implementar un circuito secuencial sincrnico que cumpla con la siguiente tabla de funcin.
X 1 <t> 0 0 X 0 <t> 0 1 FU N CI N N O CUENTA CU EN TA D O W N M D U LO 5

DEBER N M ERO 4 DE SISTEM AS DIGITALES 1 1 0 1 CU EN TA UP M D U LO 8 CU EN TA UP M D U LO 6

- 6 -

Utilizar una memoria ROM de la capacidad adecuada. 33. Utilizar una memoria ROM que sirva para comandar una matriz de 8x8 LEDs en sus entradas de direccin debe aceptar el cdigo ASCII, de un carcter alfanumrico y en la matriz de LEDs debe aparecer el carcter escogido. Por ejemplo, el cdigo ASCII del asterisco [t] es 2AH. Haga el grfico del circuito [como se hizo en clases], dibuje el singo indicado, y muestre en una tabla las direcciones de la memoria y el contenido de esas localidades, para que en la matriz se muestre el signo que usted dibuj.

2. Mediante el uso de una memoria ROM y la circuitera adicional que requiera, disee un circuito que genere las siguientes funciones peridicas: F0 F1 F2 1 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 1 1 0 0 1 0

Haga un grfico de las formas de onda para cada funcin. 3. Disee un circuito secuencial sincrnico que disponga de dos variables de entrada X0<t> y X1<t> y una variable de salida Z<t>. La salida debe permanecer en 0L a menos que se detecte la secuencia que se indica en la siguiente tabla: t X0<t> X1<t> 0 1 1 1 0 0 2 0 1 3 1 1 4 1 0 5 0 0 6 0 1 7 1 0

una vez detectada la secuencia, la salida debe tomar el valor 1L y el circuito debe quedar listo para detectar una prxima secuencia vlida. Use una memoria ROM y flip-flops tipo-D. 4. Se dispone de CIs-RAM de 4Kbytes, en base a ellos implemente una memoria RAM de 16Kbytes. Muestre claramente todas las conexiones, no deje nada indicado. Use un decodificador de direccin MSI. 5. Con CIs-ROM de 2Kx4, implemente una memoria ROM de 8Kbytes. Muestre claramente todas las conexiones, no deje nada indicado. Use un decodificador de direccin MSI. 6. Un CPU de 8-bits, tiene un bus de direccin de 16-bits; se necesita conectar una memoria RAM de 4Kbytes que ocupe las localidades desde 8000H en adelante y una memoria ROM de 8-Kbytes que est ubicada a partir de la direccin A000H. Utilice un solo decodificador de direccin MSI para ubicar estos dos bloques de memoria en las direcciones indicadas. Implemente el circuito completo. No deje nada indicado, muestre todas las conexiones.

DEBER N M ERO 4 DE SISTEM AS DIGITALES

- 7 -

En todos los problemas muestre cada uno de los pasos del procedimiento, sin dar nada por sobreentendido. Implemente los circuitos completos de forma clara y legible, con todas las lneas de direccin y de datos.

NOTA NO SE PERMITE EL USO DE DISPOSITIVOS ELECTRNICOS DE NINGUNA CLASE, TALES COMO: CALCULADORAS, CELULARES, SISTEMAS MUSICALES, ETC., SI SUENA EL CELULAR O SI SE TIENE ALGUNO DE ESTOS DISPOSITIVOS IMPLICA EL RETIRO INMEDIATO DEL EXAMEN, LO MISMO RIGE PARA LOS RESMENES DE LA MATERIA. En todos los problemas muestre cada uno de los pasos del procedimiento, sin dar nada por sobreentendido [no deje nada indicado]. Implemente los circuitos completos de forma clara y legible, con todas las lneas de direccin, de control y de datos.