ESCUELA POLTCNICA DEL EJRCITO

DEPARTAMENTO DE ELCTRICA Y ELECTRNICA

CIRCUITOS DIGITALES
TRABAJO PREPARATORIO
#12

INTEGRANTE:
Fernndez Claudia
Aguilar Dario
Martinez Ronie

1. Objetivo
Implementar una mquina secuencial sincrnica que cumpla con todos los requerimiento
pedidos en el problema planteado a continuacin, aplicando para ello todos los pasos
necesarios para su diseo.
2. Enunciado del problema
Se desea disear una mquina secuencial que permite el ingreso a un computador, el
cual tiene dos entradas y dos salidas, tal como se indica en la figura. La entrada LL es
una llave, y la entrada CL es el acceso para una clave secuencial: 1001.
Para acceder al computador, la llave LL debe estar ingresada y la clave CL debe ser la
correcta. Si la llave es sacada durante el ingreso y utilizacin del computador, ste se
apaga debiendo ser reiniciado. Adems, si la clave es incorrecta el circuito se bloquea
hasta un nuevo reseteo del mismo.
Las dos salidas del computador son: E (Habilitar el computador) y BL (Bloqueo del
computador).
LL
CL
CLK

LL CL
MAQUINA
SECUENCIAL

E
BL

E BL

Las salidas del circuito E y BL deben decodificarse de tal manera que las respuestas se
observen en un display:

Al activarse la salida E (acceso al computador permitido) debe aparecer en el display la

letra A
Cuando la clave ingresada es incorrecta el circuito se bloquea y debe aparecer en el
display la letra L (bloqueado), hasta el reseteo del mismo tal como indica el enunciado.
En el resto de situaciones, en el display debe aparecer el nmero decimal
correspondiente al cdigo de estado en el cual se encuentre la mquina.

Escriba la tabla de decodificacin de las salidas E y BL.

3. Diagrama de bloques del diseo de su mquina secuencial

LL

CL

DECODER DE PROXIMO ESTADO

DA

DB

DC

ELEMENTO DE MEMORIA

DECODER DE SALIDA

BL

4. Especifique claramente todos los pasos necesarios para el diseo de circuitos

secuenciales sincrnicos

Dibujar el diagrama de estados correspondiente al problema

XX/00

0X/00

A 000

XX/00

G 110

H 111

10/01

11/00
0X/00 1000
B 001
11/01
10/00
0X/00

C 010

11/01

10/00

0X/00

D 011

F 101

XX/01

10/01

11/10

E 100
0X/00
1X/10

Asignar un cdigo binario nico a cada estado

A:
000
ESTADOS NO DESEADOS
B:
001
G:
110
C:
010
H:
111
D:
011
E:
100
F:
101
Escribir la tabla de estado presente y prximo estado seleccionando los flip-flops que van a
construir el elemento de memoria de la mquina

At-1
0
0
0

Bt-1
0
0
0

Ct-1
0
0
0

LL
0
0
1

CL
0
1
0

At
0
0
1

Bt
0
0
0

Ct
0
0
1

DA
0
0
1

DB
0
0
0

DC
0
0
1

E
0
0
0

BL
0
0
1

0
0
0
0

0
0
0
0

0
1
1
1

1
0
0
1

1
0
1
0

0
0
0
0

0
0
0
1

1
0
0
0

0
0
0
0

0
0
0
1

1
0
0
0

0
0
0
0

0
0
0
0

0
0
0
0

0
1
1
1

1
0
0
0

1
0
0
1

1
0
1
0

1
0
0
0

0
0
0
1

1
0
0
1

1
0
0
0

0
0
0
1

1
0
0
1

0
0
0
0

1
0
0
0

0
0
0
0

1
1
1
1

0
1
1
1

1
0
0
1

1
0
1
0

1
0
0
1

0
0
0
0

1
0
0
1

1
0
0
1

0
0
0
0

1
0
0
1

0
0
0
0

1
0
0
1

0
1
1
1

1
0
0
0

1
0
0
0

1
0
0
1

1
0
1
0

1
0
0
1

0
0
0
0

0
0
0
0

1
0
0
1

0
0
0
0

0
0
0
0

1
0
0
1

0
0
0
0

1
1
1
1

0
0
0
0

0
1
1
1

1
0
0
1

1
0
1
0

1
1
1
1

0
0
0
0

0
1
1
1

1
1
1
1

0
0
0
0

0
1
1
1

1
0
0
0

0
1
1
1

1
1
1
1

0
1
1
1

1
0
0
0

1
0
0
1

1
0
1
0

1
0
0
0

0
0
0
0

1
0
0
0

1
0
0
0

0
0
0
0

1
0
0
0

0
0
0
0

1
0
0
0

1
1
1
1

1
1
1
1

0
1
1
1

1
0
0
1

1
0
1
0

0
0
0
0

0
0
0
0

0
0
0
0

0
0
0
0

0
0
0
0

0
0
0
0

0
0
0
0

0
0
0
0

Obtener las expresiones del DECODER de prximo estado.

Obtenemos las funciones con MUX de 8/1 introduciendo dos variables
LL CL
0 0 0
0 1 0
1 0 1

0
0
0

0
0
0

0
0
0

0
0
0
0

0
0
0
0

0
1
1
1

1
0
0
1

1
0
1
0

0
0
0
0

0
0
0
0

0
1
1
1

1
0
0
0

1
0
0
1

1
0
1
0

1
0
0
0

0
0
0
0
0
1
1
1

1
1
1
1
1
0
0
0

0
1
1
1
1
0
0
0

1
0
0
1
1
0
0
1

1
0
1
0
1
0
1
0

1
0
0
1
1
0
0
1

1
1
1
1

0
0
0
0

0
1
1
1

1
0
0
1

1
0
1
0

1
1
1
1

1
1
1
1

0
1
1
1

1
0
0
0

1
0
0
1

1
0
1
0

1
0
0
0

1
1
1
1

1
1
1
1

0
1
1
1

1
0
0
1

1
0
1
0

0
0
0
0

1 0

DA

DB

0
0
0

LL CL

0
0
0
1

LL CL

0
0
0
1

LL

0
0
0
0
0
0
0
0

0
0
0
0

0
0
0
0

0
0
0
0

LL

DC

0
0
1

LL

1
0
0
0

LL CL

1
0
0
1

LL

1
0
0
1
0
0
0
0

0
1
1
1

1
0
0
0

0
0
0
0

Tabla de decodificacin de E Y BL y entradas al display

At Bt Ct Qa Qb
0 0 0 1 1
0 0 1 0 1
0 1 0 1 1
0 1 1 1 1
1 0 0 1 1
1 0 1 0 0
1 1 0 X 0
1 1 1 1 1

Qc Qd Qe
1 1 1
1 0 0
0 1 1
1 1 0
1 0 1
0 1 1
1 1 1
1 0 0

Para Qa=

Qf Qg
1 0
0 0
0 1
0 1
1 1
1 0
1 1
X 0

Para Qb=

Para Qc=

Para Qe=

Para Qg=

Para Qd= (

Para Qf=

5. Diagrama electrnico optimizado

DECODER DE PROXIMO ESTADO

ELEMENTO DE MEMORIA

DECODIFICACIN DE E Y BL PARA EL DISPLAY

RELOJ Y CIRCUITO ANTIREBOTE

6. Lista de elementos

U1:
U2:
U3:
U4:
U5:
U6:
U7:
U8:
U9:
U10:
U11:
U12:
U13:
U14:
U15:
R1:
R2:
R3-R4-R5:
D2:
C1:
C2:
DISPLAY

7474(2/2)
7474(1/2)
7404(6/6)
Timer 555(1/1)
7400(4/4)
7408(4/4)
74151(1/1)
74151(1/1)
74151(1/1)
7432(4/4)
7408(4/4)
7432(4/4)
7408(3/4)
7432(3/4)
7404(4/6)
1k
6.8K
33O
IN4007
220uf
100uf

7. Conclusiones y recomendaciones
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
__________________________________________________________________