UNIVERSIDAD NACIONAL DE INGENIERA FACULTAD DE INGENIERA ELECTRICA Y ELECTRONICA

INFORME PREVIO N 1 AMPLIFICADOR MULTIETAPA

CURSO: DOCENTE: ALUMNO:

LABORATORIO DE CIRCUITOS ELECTRNICOS 2

EE442-N

NUEZ ZUIGA, TERESA ESTHER

BUENO QUISPE MARIA ESTHER 20082549F

MENACHO GARCIA FREDDY

20072523D

MUCHA AQUINO RONALD TOMAS

20074504G

SECCIN: N

GRUPO: 1

FECHA: 3- 09 - 2012

INFORME PREVIO EXPERIENCIA N1 AMPLIFICADOR MULTIETAPA 1.-Detallar las condiciones para los que un BJT y/o FET opera en baja frecuencia. Conocidas las frecuencias de corte inferior ( ) y superior ( ) para una configuracin dada solo hay que ajustar la frecuencia de la seal que se va a amplificar a un valor menor a la frecuencia , es decir el transistor opera en una zona donde se encuentre linealidad entre las caractersticas de la seal de entrada y salida (Por lo general cuando la seal de entrada presenta una pequea amplitud con baja frecuencia, comnmente menores a 25mV y valores contenidas en la banda de audio-frecuencia, 100Hz-100kHz, respectivamente). Cuando el transistor se encuentra trabajando en baja frecuencia se considerar el modelo de parmetros hbridos para su funcionamiento, pero cuando trabaja en alta frecuencia hay que considerar un nuevo modelo en el que juegan un papel importante las capacitancias parsitas del transistor. Es decir a estas frecuencias, entra en consideracin las capacidades internas del dispositivo como la capacidad de la juntura BE y BC, que con el efecto MILLER forman una dependencia con las altas frecuencias muy limitantes por los efectos sobre sintonizacin de seales, que en esos casos son moduladas.

2.-Para la primera etapa Q1-Q2 del circuito en estudio, escriba la ecuacin y considerando que los BJT son de silicio. Se sabe que:

, tal que

Dada la condicin que:

Luego:

De Q2 sabemos que:

Derivando respecto a

En la malla que pasa por la base y el emisor de Q2 tenemos que:

Derivando respecto a

y despejando se tendr:

Donde S y S representan los factores de estabilidad de respectivamente.

respecto a los parmetros

Finalmente, reemplazando (1) y (2) en (*) tendremos el ndice de variacin de T:

con respecto a

3.- Fundamente las razones por los que se disea la ganancia y otros parmetros de un amplificador independientemente de hfe , hie, etc. del BJT por ejemplo. Uno de los objetivos en el diseo, es lograr la mxima estabilidad posible de un sistema o red. Como en el siguiente experimento trabajaremos con BJT, la corriente que circula por el colector es sensible a los siguientes parmetros:

: Se incrementa con el aumento de la temperatura |VBE|: Disminuye cerca de 7.5 mV por cada incremento de la temperatura de un grado Celsius (C). ICO(corriente de saturacin inversa): se duplica en su valor por cada incremento de 10C en la temperatura. Cualquiera de estos factores puede ocasionar que el punto de operacin se desve del punto de operacin determinado. Haciendo as al sistema demasiado inestable e intil para utilizarlo, de esta manera se busca la manera de disear el sistema independiente de cualquiera de estos factores para que la ganancia no se vea afectada, o no vare llegue a ser muy inestable. 4.-Disee el circuito amplificador ARGOS1.CIR bajo las siguientes premisas -Fuente de operacin DC 12V. - Elementos activos 2N2222A o similares - Seal de prueba 1Khz 10 mV con resistencia interna de 10K - Corrientes ICQ mayor igual a 1 mA - Frecuencia de Corte fi=100 Hz y fs= 5Khz - Ganancia de frecuencias medias 350 (Aprox.) Se laa ganancia total 896, nos excedemos del valor de 350 por que el valor de la fuente continua es muy cercano al valor pico - pico de nuestra seal de salida, optamos por: G12=32 y G34=28 (ganancias) Adoptamos hfe=150 para todos los transistores dado que este es su valor sugerido por el manual Adoptamos : SI = 11 y fa=0.8 Entonces: Rb/R5=10 Adems: Zin = Rb//(hie+R5 hfe) con un : fa = Zin/(Zin+Ri) como Ri=10k y Rb >>40k pero como sabemos que Rb<Zin entonces sea Rb=39.5k para este valor tendremos R5=3.6k . asumimos: ICQ1=1.1mA ademas V3=3.44 V , V2=4.085 , V5=2.8V dado que :V2=4.085V y Rb=39.5 o R2>> 110k y R3>> 62K

asumimos Vce1=6.5V y adems :V1=10V con R4=(V+ V1)/Icq1 >> 2k como V5=2.8v adoptamos Icq2=1.11mA y R7+R8=2.8/1.11=2.51k dado que G1=fa=0.8 G2=G12/G1=32 /0.8=40 adems R5<<hfe2 R7 y R7>> 0.11k dado que G2=32 =R6/R7 entonces R6>> 3.6k adems R8=2.51-R7>> 2.4K

tenemos entonces el circuito equivalente para la primera etapa Vin'=400mV y Ri'=3.6k nuevamente sabemos fa=0.8 fa = Zin/(Zin+Ri) y Zin>> 15.12k >> Rb tomamos Icq3=1.4mA y V8=2.1 V y R12>> 1.5kW Como R12<<hfe2 R14 y R14>> 0.091k V7=2.8 v y V10=1.47v en consecuencia al valor de V8=2.1v dado que G3=0.8 G34/G3=G4=36=R13/R14 Como V7=2.8 v y Rb=15.12k y R9>> 62k y R10>> 20k Sea Vceq3=4.3v Y V6=6.4v , tambin R11=( V+V6)/Icq3>>3.9kW Dado que V10=1.47V y (R14+R15)=V10/Icq4 asumimos Icq4=2mA Tendremos entonces que R14+R15>> 0.735kW y R15=0.65k Para que l ultimo transistor se mantenga operando elegimos Vce4=4V Por tanto V9>> 5.47V y R13>>3.3k

5. Simular el circuito
V2 12 V

R2 100k C1

R4 2.2k C6 1.8nF Q1 R6 3.3k C3 0.15F

R9 68k

C7 1.2nF

R11 3.9k Q3

R13 3.3k C4 0.22F R16 10k

0.22F R1 10k

2N2222A R5 3.9k

Q2

2N2222A R10 22k R12 1.5k

Q4

2N2222A R7 01k

2N2222A R14 0.1k

V1 10mVrms 1kHz R3 0 68k

R8 2.2k

C2 47F R15 0.68k C5 47F

Diagrama de Ganancia

X--Trace 1::[V(16)] 10 15,8489319 25,1188643 39,8107171 63,0957344 79,4328235 100 125,892541 199,526231 316,227766 501,187234

Y--Trace 1::[V(16)] 1,46093281 4,38192252 10,8474658 21,2478131 32,8623248 37,8489657 41,8703722 44,8948327 48,5137182 50,0892143 50,6330094

1258,92541 1995,26231 3162,27766 5011,87234 7943,28235 10000 12589,2541 19952,6231 31622,7766 50118,7234 79432,8235 100000

49,8341009 47,8951328 43,6338121 35,8838119 25,3129748 19,9846262 15,2601737 8,49355374 4,95822399 3,36062037 2,68593923 2,51600999

X--Trace 1::[V(16)] 10 15,8489319 25,1188643 31,6227766 50,1187234 79,4328235 100 125,892541 199,526231 316,227766 501,187234 794,328235

Y--Trace 1::[V(16)] -160,13832 175,860324 145,414652 128,888173 95,9386375 66,5899411 54,1844436 43,459785 26,6684675 14,6968958 5,64545379 -2,22897171

X--Trace 1::[V(16)] 1000 1258,92541 1995,26231 3162,27766 6309,57344 7943,28235 10000 12589,2541 19952,6231 31622,7766 50118,7234 79432,8235 100000

Y--Trace 1::[V(16)] -6,22002635 -10,5000997 -20,6571121 -33,9117179 -58,9085527 -67,0552842 -73,9559662 -78,8741175 -80,7811039 -72,0287536 -57,0171803 -42,0948154 -36,049472

Repuesta del amplificador a la frecuencia de 1KHz El voltaje de entrada es: 14.14mV El voltaje de salida es: 540mV Como la relacin entre el Voltaje de Entrada y el Voltaje de Salida no estn desfasados entonces se puede concluir que la ganancia es mayor de cero.

6. Comprobar que las junturas Base-Emisor trabajan en el rgimen lineal y de mnima distorsin armnica, basado en los diagramas de Bode del circuito: Grafica de V(Q2N2222 ) Y Vi

Analizando con frecuencia variable (diagrama de Bode)

Grafica de V(Q4)/ Vi

Magnitud

Fase

Se observa que la relacin entre V(Q4)/ Vi se va a mantener casi constante de 10Hz a 100kHz Grafica de V(Q2)/ Vi

Magnitud

Fase

Se observa que la relacin entre V(Q2)/ Vi se va a mantener casi constante de 10Hz a 100kHz 7.-Presente los diagramas de Bode. V13/V12

V3/V12

V14/V3

V4/V12

V16/V8

V16/V12

V8/V4

V9/V8

U7
-

U6
+ V -

4.578

5.181

+ V

U5
-

3.629

+ V

DC 10MOhm V2 12 V

DC 10MOhm R2 100k R4 2.2k C6 1.8nF Q1 R6 3.3k U2

+ V

DC 10MOhm R9 68k C7 1.2nF R11 3.9k Q3

+

U3 R13 3.3k
5.683
V

5.800

DC 10MOhm C4 0.22F R16 10k

C1 0.22F R1 10k

DC 10MOhm C3 0.15F R10 22k

2N2222A R5 3.9k

Q2

2N2222A

Q4

2N2222A R7 01k R8 2.2k C2 47F

V1 10mVrms 1kHz R3 0 68k

R12 1.5k

2N2222A R14 0.1k

2.294
-

U1 DC 10MOhm R15 0.68k C5 47F

1.309
-

U4 DC 10MOhm