Sei sulla pagina 1di 6

Electrónica Digital II.

Página 1 de 6

Contadores.

Un contador módulo k es un circuito digital secuencial capaz de contar k sucesos distintos, tiene k estados de cuenta distintos, desde el 0 hasta el k-1. Estos estados se pueden implementar con n FFs, existiendo una relación entre k y n determinada por la expresión:

2n-1

k

2n

Si un contador tiene un módulo que es potencia de 2, suele identificarse también como contador de n bits. Si las salidas del contador son la codificación binaria del estado de cuenta (p.e.: salida 000 para un estado 000) y el número de estados es una potencia de dos, este suele denominarse divisor de frecuencia. A los contadores de módulo 10, que cuentan de 0 a 9, usualmente se les denomina contadores de década. En la siguiente figura se ha representado la salida de un contador módulo 8 (contador de 3 bits o divisor de frecuencia de 3 bits).

8 (contador de 3 bits o divisor de frecuencia de 3 bits). Diagrama de tiempos para

Diagrama de tiempos para un contador módulo 8.

Contador Asincrónico. El contador binario (de módulo n) de la siguiente figura es el contador más simple que se puede construir, solamente contiene n FFs.

simple que se puede construir, solamente contiene n FFs . Contador binario básico, asincrónico. t )

Contador binario básico, asincrónico.

t ) con el flanco de subida de su señal de

reloj (de 0 a 1), razón por la cual se toma la salida invertida del FF anterior como reloj (cuando se completa la cuenta de un FF el cambio es de 1 a 0). Para construir el mismo circuito con FFs “J-K” hay que tomar en cuenta que la entrada T equivale a interconectar las entradas J y K.

Cabe recordar que un FF “T” alterna su estado (de Q t+1 =

Q

Este circuito es un contador asíncrono porque los cambios de estado en los FFs no suceden al mismo tiempo, dado que no comparten el mismo pulso de reloj.

Electrónica Digital II.

Página 2 de 6

Contador sincrónico. En un contador sincrónico se conectan todas las entradas CLK al mismo pulso de reloj. En este contador la entrada T de un determinado FF cambia a 1 solamente cuando se presenten 1’s en todas la salidas anteriores, y sólo entonces se permite que el estado se alterne con el siguiente pulso de reloj.

que el estado se alterne con el siguiente pulso de reloj. Contador binario sincrónico serial. Este

Contador binario sincrónico serial.

Este contador se implementa una lógica repetitiva de 1 FF y 1 AND de 2 entradas por cada bit. Y se le conoce también como contador sincrónico serial porque la habilitación de cambio (T=1) se transmite de un FF al siguiente, de manera serial.

Contadores en circuito integrado. Comercialmente existen varios contadores en circuito integrado que aparte de realizar la función de generar secuencias binarias, tiene otras funciones adicionales que generalmente tienen que ver con la configuración y modo de funcionamiento. Entre las funciones que se pueden encontrar en estos circuitos integrados se encuentran opciones de selección de secuencia ascendente o descendente, reset e inicialización, entre otras.

A continuación se presenta una explicación de los pines para dos de los contadores más usados, el 74163, el 74169 y el 74191.

Contador 74169. Entradas:

-

Cuenta si

ENP

= ENT

=

0,

de lo contrario no

cuenta.

 

-

Cuenta

en

sentido

ascendente

 

si

U/ D

=

1,

y

viceversa.

 

-

Carga los datos de

A,

B,

C

y

D

si

LD

=

0

(se

superpone al conteo).

 

-

Todas

las operaciones

ocurren en

el flanco

de

subida de CLK. Salidas:

 

-

La salida RCO

si

ENT

=

1,

normalmente es 1 pero cambia a 0, durante el estado 1111 2 (sentido

ascedente)

o

duante

el

estado

0000 2 (cuenta

descendente). Q A , Q B , Q C y Q D son las salidas del contador.

el estado 0000 2 (cuenta descendente). Q A , Q B , Q C y Q

Electrónica Digital II.

Página 3 de 6

Diagrama de pines del 74169

Contador 74163. Entradas:

- Cuenta si ENP = ENT = 1, de lo contrario no cuenta.

y

conteo).

- Borra si CLR = 0 (se superpone a la carga y al conteo).

- Todas las operaciones ocurren en el flanco de subida de CLK. Salidas:

- La salida RCO normalmente es 0 pero cambia a 1, si ENT = 1, durante el estado 1111 2 . - Q A , Q B , Q C y Q D son las salidas del contador.

LD = 0 (se superpone al

-

Carga

los

datos

de A,

B,

C

D

si

Conexiones del 74163 para recorrido libre

de A , B , C D si Conexiones del 74163 para recorrido libre Operación de

Operación de inicio desplazado (offset) del 74163. Aunque el 74163 es un contador de módulo 16 también puede hacerse que cuente en módulos menores. P. e.: la salida RCO detecta el estado 15 10 dando un 1, lo que se puede usar para forzar el estado inicial a 5 10 (ver figura lateral). El inversor hace que se introduzca el 5 10 presentado en A, B, C y D al activar la carga en el

estado 15 10 , LD = RCO =0. Además, al inicio el inversor también da 0, así que el circuito

cuenta 5 10 , 6 10 ,

estados, es decir, que es de módulo 11.

15 10 , 5 10 , pasando por 11

74163 de módulo 11 e inicio en 5

1 0 , pasando por 11 74163 de módulo 11 e inicio en 5 Operación de

Operación de secuencia trunca del 74163. Un acercamiento diferente para un contador de módulo menor a 16, sería por ejemplo:

Este circuito usa una NAND (ver figura lateral) para detectar el estado 10 10 , 1010 2 , y obligar al contador a que el siguiente estado sea 5 10 , mediante

la presentación de un 0 en la entrada LD . Esto se da tanto con el 0 de la NAND, como con el 0 de

. Normalmente se usaría una NAND de cuatro entradas (una para cada Q) para detectar un cierto estado, sin embargo, en este caso se aprovecha que ninguna estado anterior a 10 10 tiene Q B =1 y Q D =1.

RCO

74163 de módulo 6 con inicio en 5 y final en 10

estado anterior a 10 1 0 tiene Q B =1 y Q D =1. RCO 74163

Electrónica Digital II.

Página 4 de 6

Un contador de módulo mayor a 16 puede construirse montando circuitos 74163 en cascada. Las entradas ENP y ENT, CLR y LD de cada 74163 se conectan juntas en paralelo (habilitación, reset y carga comunes). La señal de reloj para el 74163 de orden menor es CLK, mientras que para el siguiente 74163

es la salida RCO del contador anterior invertida ( RCO

).

Contador 74191. Entradas:

 

-

Cuenta si ENABLE

G =

0,

de

lo

contrario

no

cuenta.

- Cuenta en sentido ascendente si DOWN/UP = 0, y

viceversa.

- Carga los datos de DATA A, DATA B, DATA C y DATA D si

LD = 0 (se superpone al conteo y es una operación asíncrona).

- Todas las operaciones ocurren en el flanco de subida de la señal de reloj, CLK, excepto la carga. Salidas:

- La salida RIPPLE CLOCK normalmente es 1 pero cambia

a 0 durante la ultima mitad del estado 1111 2 (sentido

ascedente) o del estado 0000 2 (cuenta descendente).

- La salida MAX/MIN normalmente es 0 pero cambia a 1

durante todo el estado 1111 2 (sentido ascedente) o del estado 0000 2 (cuenta descendente).

- Q A , Q B , Q C y Q D son las salidas del contador.

Diagrama de pines del 74169

son las salidas del contador. Diagrama de pines del 74169 Diseño de sistemas secuenciales sincrónicos usando

Diseño de sistemas secuenciales sincrónicos usando contadores. Todas las posibilidades de transición en un diagrama de estados pueden ser cubiertas usando de manera apropiada las funciones del contador como son reset, sobreflujo, carga, sostenimiento de la cuenta, dirección de la cuenta (ascendente/descendente), etc. Para dar un ejemplo del diseño de circuitos secuenciales con contadores, considérese el problema de un detector en el cual Z=1 si X tiene la secuencia 1100 2 , el cualquier otro caso Z=0 (con restauración externa). El diagrama de estados y la tabla de estados (incluyendo la asignación) se muestran a continuación.

(incluyendo la asignación) se muestran a continuación.   Tabla de estados   v Q 2 Q
 

Tabla de estados

 

v

Q

2 Q 1 Q 0

Q 2 + Q 1 + Q 0 + , z

q

x=0

x=1

q

0

 

000

000,0

001,0

q

1

001

000,0

010,0

q

2

010

011,0

000,0

q

3

011

100,1

000,0

q

4

100

100,0

100,0

x

101

xxx,x

xxx,x

x

110

xxx,x

xxx,x

x

111

xxx,x

xxx,x

Electrónica Digital II.

Página 5 de 6

Obsérvese que si se produce la secuencia 1100 2 el detector se comporta como un contador que detiene la cuenta una vez que se ha alcanzado el último estado. De inicio, es claro que puede usarse un contador módulo 5 o mayor, debido al número de estados, así que se utilizará un contador de 3 bits (módulo 8). A continuación, se analizarán las transiciones de cada estado y lo que éstas implican al implementar el circuito con un contador.

- El estado 000 2 se mantiene con x=0.

- El estado 000 2 con x=1 pasa a 001 2 .

- El estado 001 2 con x=0 pasa a 000 2 .

- El estado 001 2 con x=1 pasa a 010 2 .

- El estado 010 2 con x=0 pasa a 011 2 .

- El estado 010 2 con x=1 pasa a 000 2 .

- El estado 011 2 con x=0 pasa a 100 2 .

- El estado 011 2 con x=1 pasa a 000 2 .

- El estado 100 2 se mantiene con x=0 o x=1.

Contador sosteniendo la cuenta. Cuenta uno hacía adelante. Cuenta uno hacía atrás. Cuenta uno hacía adelante. Cuenta uno hacía adelante. Clear. Cuenta uno hacía adelante. Clear.

Contador sosteniendo la cuenta.

Nótese que la clave de la solución del problema de esta manera radica en la asignación de estados, pues al asociar los estados con la numeración binaria en orden (ascedente), se posibilita al máximo que cada transición se asocie con la continuación normal de la cuenta. El siguiente paso es considerar las señales que corresponden con el control del contador. En este caso se necesita una para controlar la dirección de la cuenta, a la cual llamaremos M (1=ascendente), una para el sostenimiento de la cuenta, denominada ENT (1=cuenta), y otra para el reset, que será CLR (0=reset), de manera que la tabla quedaría (incluyendo la salida, z, del sistema):

Tabla de señales que se van a generar.

 

v

Q 2 Q 1 Q 0

CLR, ENT, M, z

q

x=0

x=1

q

0

0

0

0

1, 0, x, 0

1, 1, 1, 0

q

1

0

0

1

1, 1, 0, 0

1, 1, 1, 0

q

2

0

1

0

1, 1, 1, 0

0, x, x, 0

q

3

0

1

1

1, 1, 1, 1

0, x, x, 0

q

4

1

0

0

1, 0, x 0

1, 0, x, 0

X

1

0

1

x, x, x, x

x, x, x, x

X

1

1

0

x, x, x, x

x, x, x, x

X

1

1

1

x, x, x, x

x, x, x, x

Obsérvese que la primera señal de control que se considera (para generarla como una salida) es CLR, esto se debe a que, comúnmente, el reset se sobrepone a cualquier otra operación, es decir, que relevancia de las demás señales de control depende de CLR. Así mismo, ENT es determinante para M, puesto que, si se detiene la cuenta se vuelve irrelevante la definición de la dirección (ascendente o descendente). Por lo tanto, la forma en que se acomodan las señales de control que se van a generar corresponde con el orden de predominio de las funciones asociadas.

Finalmente, sólo resta obtener las funciones (mapas de karnaugh) para las señales de control y realizar las conexiones. Si, por ejemplo, se usa el contador 74169, entonces los estados estarían indicados por

. Como este circuito no

Q A , Q B y Q C , M correspondería con U/ D , y ENT con el inverso de ENP

y ENP

Electrónica Digital II.

Página 6 de 6

contempla una entrada de reset, se puede emplear la entrada LD y D, para cargar 0000 2 (operación equivalente al reset).

(carga) y se deberían aterrizar A, B, C