Universidad ETAC

CACERES VASQUEZ DELFOS BOLIVAR Arquitectura de Computadoras II

2.- SEGMENTACION ENCAUZADA Y PROCESAMIENTO VECTORIAL La segmentacin es una tcnica de implementacin de procesadores que desarrolla el paralelismo, mediante ella se pueden ejercitar mltiples instrucciones. Las segmentaciones estn conectadas a travs de un cauce, por eso se le llama procesamiento encauzado o causes, procesan de forma simultanea sobre diferentes datos.

2.1.

Principios de segmentacin encauzada lineal

Las estaciones de montaje deberan tener igual de velocidad de proceso, si no se creara un cuello de botella del cauce entero y si adems hay un almacenamiento inadecuado tendremos una inactividad. La segmentacin de tareas de entrada en una secuencia correcta es primordial para el rendimiento encauzado. Las estaciones en lnea de montaje tienen retardos diferentes, la participacin correcta de la lnea de montaje dependen de la calidad, eficiencia y capacidad de las unidades de trabajo. En un cauce lineal puede procesar una sucesin de subtareas con un grado de procedencia lineal. En un encauzamiento lineal los flujos de informacin entre etapas adyacentes estn bajo el control de un reto ya aplicado a las regiones de acoplo simultaneo.

Referencias http://www.infor.uva.es/~bastida/Arquitecturas%20Avanzadas/Segment.pdf Departamento de informtica Universidad de Valladolid

http://www.tesis.ufm.edu.gt/pdf/2050.pdf Universidad francisco Marroqun, Guatemala asuncin

Universidad ETAC

CACERES VASQUEZ DELFOS BOLIVAR Arquitectura de Computadoras II

2.2.

Clasificacin de los procesadores encauzados

Existen varias clasificaciones de los procesadores encauzados: Por niveles de procesamiento (Hardler): cauce de instrucciones, aritmtico y encauzamiento de procesadores, pero este ltimo no es muy prctico. Dependiendo de las configuraciones y estrategias de control, es decir, unifuncin multifuncin, esttico dinmico y escalares vectoriales. Otra clasificacin es que pueden ser generales y tablas de reserva

Encauzamiento aritmtico Las unidades aritmticas lgicas de una computadora pueden segmentarse para realizar operaciones encauzadas en varios formatos de datos.

Encauzamiento de instrucciones La ejecucin de un flujo de instrucciones puede adoptar una estructura de segmentacin que permita la ejecucin dela instruccin actual con la bsqueda y decodificacin.

Referencias: http://www.snip.gob.ni/Xdc/amc3/Folleto.pdf Universidad nacional de ingeniera

http://www.tesis.ufm.edu.gt/pdf/2050.pdf Universidad Francisco Marroqun

Universidad ETAC

CACERES VASQUEZ DELFOS BOLIVAR Arquitectura de Computadoras II

2.3.

Causes generales y tablas de reserva

Los cauces generales son no lineales se pueden establecer recorridos complejos de las etapas. Las entradas pueden depender de las salidas anteriores. realimentacin pueden tener un flujo lineal de datos. Los cauces de

La sincronizacin de las entradas de realimentacin son muy importantes para un flujo no lineal de datos. Un mal uso de las entradas adelantadas puede destruir las ventajas del encauzamiento. Una secuencia adecuada con flujo no lineal de datos puede mejorar la eficiencia del cauce. Muchos procesadores aritmticos encauzados permiten conexiones no lineales como mecanismos para implementar la posibilidad de funciones mltiples.

Referencias http://www.tesis.ufm.edu.gt/pdf/2050.pdf Universidad Francisco Marroqun

mips-2010.googlecode.com/.../ Estructuras segmentadas

Universidad ETAC

CACERES VASQUEZ DELFOS BOLIVAR Arquitectura de Computadoras II

2.4.

Causes de instrucciones y cauces aritmticos

Los causes de ejecucin de instrucciones se diferencian de los aritmticos en las instrucciones, presentando dependencias entre ellas, las cuales pueden ser estructurales, es decir, si varias instrucciones compitan entre ellas y de control cuando la ejecucin de una instruccin est condicionada a otra para ejecutarse. Las dependencias entre instrucciones son importantes por la forma de la ejecucin de las mismas. En las dependencias estructurales las instrucciones no compiten entre ellas. Las dependencias de datos se pueden subdividir segn los tipos de acceso y las subcategoras son lectura despus de escritura, escritura despus de lectura y escritura despus de escritura. Las dependencias de control se tratan por medio de una gran variedad de tcnicas y toma en consideracin la prediccin de salto no tomado y hueco de retardo, en la primera al encontrase un salto, el cauce sigue tomando instrucciones de la continuacin del mismo, considerando como si no se fuera a tomar. Si al ejecutarse, el salto no se toma, se continua la ejecucin como si no hubiera pasado nada, si fuera al revs y si se toma el salto se cancela la ejecucin de las instrucciones incorrectamente ejecutadas y se reanuda la ejecucin del cdigo. Por lo que respecta al hueco de retardo, consiste en que la instruccin situada justo a continuacin de la instruccin de salto se ejecuta, tanto si se toma como si no.

Referencias: www.um.edu.ar/catedras/claroline/backends/download.php?... Arquitectura de computadoras Captulo 7

Universidad ETAC

CACERES VASQUEZ DELFOS BOLIVAR Arquitectura de Computadoras II

2.5.

Principios de diseo de los procesadores encauzados

En un procesador de vectores con dos cauces tiene la caracterstica de ser de flujo continuo, su memoria de ferritas tiene un ciclo de 1.28 micros segundos. Dispone de 32 bancos de memoria entrelazada y su arquitectura est organizada en 8 grupos de 4 bancos cada uno. Consta de 4 buses, una unidad de control de acceso de memoria, una unidad de flujo, registro de lectura y registro de escritura, una unidad de cadena, este procesador tiene dos cauces aritmticos independientes. El procesador encauzado uno consta de una unidad de suma en como flotante de 64 bits y una unidad de multiplicacin de 32 bits. El procesador numero dos contienen una unidad encauzada, una de divisin sin encauzar, una de multipropsito y otras de intercalacin. Caractersticas principales son tamao de palabra de datos, tamao de instrucciones, tamao de memoria, periodo de reloj y velocidad media por cause. Cada instruccin tiene 64 bits divididos en 8 campos, especifican el cdigo de funcin y designa los registros de trabajo que se van a utilizar. Vectoriales: aritmticos, comparar, buscar, mover, normalizar, conversin entre tipos de datos, de vectores casi vacos, de macro vectores, producto escalar, evaluacin de polinomios, diferencia media, promedio y media adyacente.

Referencias: http://acohailab.webcindario.com/files/Tema01_Introduccion%20al%20Procesamie nto%20Paralelo.pdf Universidad Nacional Jorge Basadre G. Maestra en ingeniera de sistemas e informtica Administracin de tecnologas de informacin

Universidad ETAC

CACERES VASQUEZ DELFOS BOLIVAR Arquitectura de Computadoras II

2.6.

Exigencias del procesamiento vectorial

Sus caractersticas son: coleccin o arreglo de datos, almacenamiento en celdas contiguas de memoria, independencia de datos y una misma operacin sobre todo conjunto de datos. Sus exigencias son: diferentes tipos de operaciones, manejo de operandos vectoriales y escalares, algoritmos idneos y ejecucin a alta velocidad. Estas caractersticas y exigencias son propias para la ejecucin segmentada, porque eliminan las dificultades de la segmentacin y permite tener el cauce lleno u generando resultados. Los procesadores vectoriales requieren diferentes esquemas de ejecucin cuando procesan matrices. Un enfoque ms acertado seria tener una red con registros y/o memoria local gobernados por un procesador o unidad de control central. Al ejecutar una instruccin, la unidad de control emite a todos las mismas seales de control sincrnicamente y los eps ejecutan toda la misma operacin sobre sus datos locales.

Referencias: http://www.snip.gob.ni/xdc/amc3/folleto.pdf Universidad nacional de ingeniera Facultad de electrotecnia y computacin Departamento de arquitectura y sistemas Jos l. Daz Chow