Sei sulla pagina 1di 17

Catena di misura e Convertitori AD

1) Sulla base di quali considerazioni si determina la collocazione dello stadio di conversione AD in un moderno sistema di acquisizione dati? In unipotetica catena di misura, lo stadio AD va posizionato il pi vicino possibile al misurando in quanto pi lungo il percorso compiuto dal segnale analogico, pi il rumore che viene accumulato. Il dato digitale al contrario, pu essere portato molto distante essendo pi immune ai disturbi. 2) In una catena di misura come viene condizionato il segnale proveniente da un generico sensore? Il segnale subisce prima un condizionamento analogico, dove viene amplicato e/o vengono effettuate operazioni su di esso (somma,sottrazione, integrazione) , inne viene ltrato per eliminare la componente di rumore. La conversione consiste nel campionamento e nella conversione AD del segnale analogico, che viene poi passato alla elaborazione digitale Hardware o Software. 3) Elencare i vari Blocchi funzionali che si possono trovare in una catena di misura.

Condizionamento dingresso: condizionamento analogico, dove viene amplicato e/o vengono effettuate operazioni su di esso (somma,sottrazione, integrazione) , inne viene ltrato per eliminare la componente di rumore. Elaborazione elettronica : consiste nel campionamento e nella conversione AD del segnale analogico, che viene poi passato alla elaborazione digitale Hardware o Software. Condizionamento duscita: adattamento ai livelli necessari alla trasmissione. 4) Denisci le linee guida da seguire nella fase di progettazione di una catena di misura. Denizione del problema e ipotesi di soluzione Individuazione aspetti critici del prodotto e denizione delle speciche di progetto e di test Individuazione parametri di progetto critici Schema a blocchi del sistema Per ciascun blocco denizione le speciche di ingresso/uscita Esecuzione di analisi e test per vericare la bont della soluzione. 5) Descrivi la struttura di una catena di misura per l'acquisizione di quattro segnali con banda estesa da 0 a 100 MHz.

6) Esprimere la massima incertezza di apertura ammessa per un campionatore posto a monte di un convertitore AD a N bit. Utilizzo Vin = A sin(!t)

A=

@V in @T

T = A!cos(wt)

La variazione di tensione A dovuta al jitter dellistante di campionamento deve essere piccola rispetto a q (larghezza del canale,risoluzione) Ipotizzando che il segnale copra lintera gamma dellAD (2A = Vrif) A*W*cos(wt)* T<< Vrif/2^N = 2A/2^N T << A/(w*cos(wt)2^N) che massima per Tmax = 2^-N/( * n)

7) Quando conveniente utilizzare la tecnica del sovra-campionamento ? Si ha sovracampionamento quando la frequenza di campionamento maggiore del doppio della massima frequenza del segnale. Con il sovracampionamento lerrore di quantizzazione viene disperso su una banda pi ampia aumentando il rapporto segnale rumore(densit di rumore minore). Inoltre conveniente sovracampionare se si desidera aumentare la dinamica in frequenza del segnale acquisito e se dopo lacquisizione vi si dovr applicare una qualche elaborazione digitale. 8) Descrivi sinteticamente la struttura di una catena di misura basata su nodi di acquisizione intelligenti.

9) Per ridurre gli effetti dei disturbi di interferenza quali tecniche si possono adottare per collegare un sensore analogico ad una unit di acquisizione ?

10)Come si utilizza il modulo di scansione (Multiplexer) in una catena di misura? In una catena di misura il modulo multiplexer utilizzato per acquisire pi segnali : pu essere un multiplexer analogico per sfruttare un unico ADC in comune con tutti i canali, mentre pu essere digitale se ogni canale dispone del proprio ADC. 11)Disegnare lo schema e spiegare il principio di un campionatore utilizzabile in uno stadio convertitore AD.

Il campionatore utile in quanto permette di mantenere costante la tensione mentre lADC effettua la conversione. pilotato da un segnale con una propria frequenza dietta di campionamento. La modalit Track-and-hold apre il circuito in corrispondenza della conversione, mentre la modalit sample-and-hold connette il circuito per un breve istante di tempo, sufciente a caricare il condensatore e poi disattiva linterruttore. 12)Per un generico convertitore A/D dai la denizione e spiega il signicato di non linearit.

13)Che caratteristiche deve avere il campionatore posto a monte della catena di un AD? 14)Come sono temporizzate le varie operazioni necessarie per la conversione in un generico convertitore AD? 15)A cosa serve una catena di misura? 16)Ricavare lespressione del rapporto segnale rumore nel caso di un convertitore AD ideale a N bit. 17)Per un generico convertitore AD, illustrare come la caratteristica statica reale pu discostarsi da quella ideale.

18)Disegnare e commentare lo schema di un AD Tensione-Frequenza-Numero evidenziando pregi e limitazioni.

Inizialmente Ti chiuso e Te, essendo collegato alluscita negata del latch, aperto. Lintegratore genera quindi una rampa in uscita con pendenza -Vi/R1C Quando la tensione Vu scende al di sotto della soglia inferiore il comparatore di reset scatta, invertendo le uscite del latch e quindi chiudendo Te e aprendo Ti. Lintegratore dovr ora integrare il segnale negativo producendo una rampa positiva con pendenza +Erif/R2C,che quando superer la soglia positiva far nuovamente invertire le uscite e si riporter nella condizione iniziale. Luscita collegata ad un contatore con tempo di conteggio sso; pi la tensione in ingresso sar alta, maggiore sar la pendenza negativa e quindi maggiore sar la frequenza del segnale. Questo dispositivo ha - Basso costo - elevata risoluzione - Possibilit di acquisizione segnali remoti con canale tra VCO e frequenzimetro - Velocit di conversione lenta. Frequenza di fondoscala: 150KHz- 2 MHz Errore linearit 0.2-0.005% FS 19)Disegnare e commentare lo schema di un AD a rampa.

Tramite lo Start Pulse viene inizializzato il circuito,azzerati i contatori e azzerato lintegratore. Non appena il pulse termina, lintegratore comincia a produrre la rampa con pendenza VR/RC (invertente) nch VB = Vi. Fino a questo momento il comparatore, ricevendo sullingresso negativo una tensione minore di quella sul positivo, aveva unuscita negativa (zero). Facendo il prodotto logico negato di Vc con un segnale di clock sso, si ottiene una nestra di tempo, proporzionale a Vi, durante la quale il clock viene inviato al contatore. Contando gli impulsi so quanto la tensione in ingresso.

Vi=Vb=

Vr tg RC

tg =

Vi RC Vr

Pro: Guadagno elevato Sufciente Banda Contro Se ho un offset sul comparatore mi si alza la soglia = perdo risoluzione. A seconda del valore di RC cambio le caratteristiche dellAD RC grande = Conversione Lenta = Meno banda ma pi risoluzione RC Piccolo = Conversione Veloce = Pi banda ma meno risoluzione 20) Disegnare e commentare lo schema di un convertitore AD a doppia rampa.

simile al convertitore a singola rampa, ma lo switch elettronico posto prima dellintegratore fornendo alternativamente la tensione Vi e la tensione -Vrif. Presenta un controllo per lazzeramento dellintegratore e del contatore. In primo luogo viene integrata la tensione Vi, chje essendo positiva genera una rampa negativa a pendenza -Vi/RC. Questa integrazione avviene per un tempo sso Ti, dopodich lo switch in ingresso viene commutato e lintegratore produce un uscita a pendenza positiva ( tensione dingresso negativa -Vrif ) FISSA Vref/RC nch si attraversa la soglia di zero del commutatore. Il lasso di tempo in cui il comparatore attivo permette il passaggio di N colpi di clock, dal conteggio dei quali possibile ricavare la tensione in ingresso.

La tensione in ingresso proporzionale al secondo tempo di integrazione, infatti Vint = -Vi/RC * Tin = -Vref/RC * Tc Tc = Vi/Vref * Tin Come si vede il tempo proporzionale a Vi non dipende da RC

21)Disegnare e commentare lo schema di un convertitore AD a parzializzazione. Evidenziare pregi e limitazioni del convertitore.

Questo tipo di AD composto da 2 rami: il primo un AD ash che converte il valore in ingresso in N bit. successivamente il valore digitale viene riconvertito in analogico: a causa del rumore di quantizzazione sar compresa una componente di errore. Il segnale riconvertito viene quindi sottratto al segnale originale (opportunamente ritardato per compensare i 2 tempi di conversione del segnale che attraversa il ramo superiore). Questo segnale rappresenta la componente di errore, ovvero pu essere visto come il valore al di sotto della risoluzione dellAD che non potrebbe quindi essere acquisito. Amplicandolo per possibile portarlo ad un valore accettabile ed acquisirlo: avremo quindi il ramo principale che fornir gli MSBs, mentre il ramo che gestisce lerrore dar in uscita gli LSBs. Il guadagno deve essere stabile ed almeno 2^N. veloce ed ha unalta risoluzione 22)Per un generico convertitore AD denire i bit effettivi.Spiegare come i bit effettivi sono misurati. In Un convertitore reale, il rumore totale dato dal rumore di quantizzazione

V rif p 2N 12
e dal rumore elettronico che viene supposto statisticamente indipendente dal rumore di quantizzazione. Il rumore totale quindi

etot =

Possiamo quindi ora modellizzare il convertitore reale come un convertitore ideale, nel quale leffetto del rumore elettronico rappresentato da un numero minore di bit , chiamati Bit equivalenti:

e2 + e2 q ele

etot =

Vrif p Neq 12 2

dal quale possibile ricavare i bit effettivi. Si ha

Neq = N

log2 (

etot ) eq

Per la misura, si inserisce una sinusoide nel sistema e si legge la conversione. Si calcola poi il valore RMS del rumore associato al segnale campionato ed inne tramite la formula sopra si ricava il numero di bit equivalenti.

23)Disegnare e commentare lo schema di un convertitore AD interlacciato.

Un convertitore interlacciato permette di aumentare notevolmente i campioni acquisiti a pari frequenza di campionamento. composto da una batteria di convertitori AD , generalmente ash, che vengono attivati con un clock di frequenza comune a tutti ma di fase aumentata di 2/N ognuno. In questo modo, ogni convertitore lavorer alla frequenza Fc ma la frequenza effettiva di conversioni, grazie allo sfasamento, sar pari a N*Fc. 24)Disegnare e commentare lo schema di un convertitore D/A.

Il segnale digitale comanda gli switch sui rami dingresso. Attivandosi, questi modicano la resistenza totale parallelo che proporzionale al valore digitale in ingresso. Per avere una buona accuratezza devo conoscere con una molto buona approssimazione il rapporto di R e le resistenze sui rami. NB Luscita negata! 25)Quali elementi circuitali determinano la linearit di un convertitore DA? Per avere una buona accuratezza e linearit devo conoscere con una molto buona approssimazione il rapporto di R e le resistenze sui rami. 26)Disegna e commenta lo schema di principio di un convertitore A/D sigma-delta.

Il convertitore Sigma-Delta di base un oscillatore che varia il suo duty-cycle al variare della tensione in ingresso.

La retroazione negativa infatti tende a portare allo stesso potenziale i 2 terminali dingresso, per cui statisticamente luscita dovr rimanere per pi tempo a livello alto per compensare lingresso. Tanto maggiore sar la tensione, tanto maggiore sar il duty cycle. La tensione di riferimento del DA serve a denire il range di tensione che voglio avere in ingresso. Campioner quindi il segnale ;aumentando i campioni per secondo la potenza di rumore viene distribuita su una maggiore banda di frequenza e quindi in media si ha una minore potenza di rumore e un maggiore SNR. Procedendo ad un ltraggio digitale, si ottiene che per un segnale di molto sovracampionato la potenza media minore, quindi se posizioneremo la freq. di taglio subito dopo la frequenza del segnale otterremo un segnale con la stessa potenza ma un rumore medio minore rispetto al campionamento a 2*Fs (Fs = frequenza segnale). Inoltre, lintegratore sul ramo diretto agisce come un passa alto per il rumore, che quindi ritroveremo pi presente in alta frequenza, ma essendo questi ltrata non disturber il segnale. Questo tipo di convertitori presenta un alto numero di bit in uscita (21/24) e un eccellente linearit, ma presenta una bassa frequenza di conversione (200 Ksample/s per 16 bit, 200 sample/s per 2 bit) ed un elevato costo. http://www.microst.it/tutorial/sigmadelta_adc.htm Se vedo lequivalente lineare del convertitore ottengo

Se applico la sovrapposizione degli effetti ricavo che la funzione di trasferimento per il segnale vale Txs = 1/(s+1) mentre per il rumore Tn = s/(s+1) il convertitore agisce quindi da ltro passa basso per il segnale e da ltro passa alto per il rumore come detto sopra.

Oscilloscopio Digitale
27) Disegnare lo schema a blocchi delloscilloscopio digitale a 4 canali.

In gura mostrato un DSO a singolo canale : la differenza risiede principalmente nel fatto che aumentando il numero di canali dovr aggiungere un blocco di condizionamento per ognuno (amplicatore); inoltre dovr prevedere un selettore per impostare la sorgente di trigger tra i 4 canali. Generalmente lADC condiviso, per cui i 4 canali dovranno essere convogliati ad esso tramite un multiplexer. La massima frequenza di campionamento per canale sar pari a Fc/N. Esistono comunque anche DSO con un ADC per ogni canale. In questo caso ognuno dispone della massima frequenza di campionamento. 28)Elencare e dare la denizione delle principali speciche tecniche caratterizzanti un oscilloscopio digitale. Banda Passante : denisce la massima banda di un segnale che possibile acquisire. denita dalla sezione analogica in ingresso ed specicata come la frequenza di taglio. Numero di Canali: Numero degli ingressi di segnale disponibili Sezione A/D : il sampling rate denisce la massima frequenza di campionamento della sezione di conversione AD ed specicato per ciascun canale. Sono specicati inoltre il numero di bit del convertitore e la lunghezza della memoria a valle espressa in numero di campioni. Incertezza verticale: rappresenta lincertezza strumentale relativa alle misure di ampiezza, generalmente espressa in percentuale del FS. Incertezza orizzontale : Incertezza strumentale relativa alle misure di tempo Funzioni varie e opzionali. 29)In un oscilloscopio digitale da cosa determinata la persistenza della traccia? In un oscilloscopio digitale la persistenza della traccia determinata da una variabile che controlla il tempo per cui deve rimanere acceso il singolo pixel. Questo tempo pu variare da zero ad innito. 30)Giusticare perch la dimensione della memoria di acquisizione considerato un parametro importante nella valutazione di un oscilloscopio digitale. La dimensione della memoria un parametro importante in quanto denisce la frequenza massima di campionamento. Infatti questa denita come

fc =

Nc (s/div)(num.div)

Con una memoria piccola, se aumento troppo la frequenza di campionamento esaurir i campioni disponibili prima di aver acquisito del tutto linformazione che intendevo visualizzare. 31)Come funziona il campionamento Single shot in un oscilloscopio digitale? Con Il campionamento single shot acquisisco campioni ad intervalli regolari dati da Fc. Quando avviene levento di trigger inizio a memorizzare i dati stoccati nella memoria veloce nella memoria di lavoro del micro. anche possibile memorizzare dati prima del momento di trigger, la cui quantit selezionabile e pari ad una frazione della memoria totale. In questo caso quindi la frequenza massima di campionamento che determina la massima banda che pu avere il segnale per essere acquisito correttamente. 32) Come funziona il campionamento sequenziale in un oscilloscopio? Spiegare le condizioni di applicabilit ed il vantaggio della tecnica.

Il campionamento sequenziale consiste nellacquisire un campione ogni segnale di trigger; il segnale di trigger comanda quindi la frequenza di campionamento del S/H e dellADC.Per ogni impulso per, il campione verr acquisito con un ritardo crescente rispetto al precedente; che dopo N impulsi di trigger avr acquisito il segnale completo. applicabile solo per segnali periodici in quanto ho bisogno di molti periodi per lacquisizione completa. I vantaggi sono che posso utilizzare memoria e convertitore relativamente lenti per acquisire anche segnali molto veloci e che effettivamente ho una velocit di campionamento maggiore rispetto a quella data dalla sola Fc.

33)In un oscilloscopio digitale come funziona il campionamento ripetitivo casuale?

Allinterno di un DSO quando il circuito di trigger viene armato, il convertitore ADC inizia la conversione ed il trasferimento verso la memoria veloce, con una frequenza di campionamento indicata dal microprocessore. Con il single shot dopo un certo tempo dal trigger inizia il trasferimento dei dati dalla memoria veloce verso la memoria di lavoro. La frequenza di campionamento difcilmente sincrona con il segnale, cio non avviene quasi mai un evento di trigger in sincronia con un clock di campionamento. In questa modalit vengono salvati pi campioni in maniera casuale rispetto al trigger: tramite un preciso misuratore di ritardo registro anche linformazione relativa al tempo intercorso tra levento di trigger e listante di campionamento, quindi in memoria avr dei campioni stoccati nella corretta posizione. La memoria quindi vista come tanti buffer circolari che vengono riempiti in modo casuale , nel senso che non ho una sequenza di riempimento ordinata delle locazioni ma queste vengono scelte in base alla posizione attuale dellimpulso di campionamento rispetto al trigger. Posso utilizzare anche campioni antecedenti limpulso di trigger (pretrigger). Viene utilizzata per aumentare i campioni acquisibili a pari frequenza di campionamento, valida per solo su segnali periodici ed utile sui segnali ad alta frequenza (TLC).

Analizzatore di spettro ad eterodina


34)Illustrare e commentare lo schema di principio di un analizzatore di spettro ad eterodina.

Lo stadio di ingresso comprende un amplicatore (insieme ad altro condizionamento analogico) e un ltro passa basso che serve ad evitare che lacquisizione riporti un eventuale rumore in alta frequenza sotto la campana del ltro passa banda (frequenza immagine e aliasing). Il segnale viene poi inserito in un mixer che ne calcola il prodotto con il segnale provenente dal VCO( ovvero uno sweep in frequenza comandato dal generatore di rampe che anche lingresso per il Driver Orizzontale del CRT). Mantenendo una frequenza ssa (Fvin) e una variabile (Fvco) si ottiene un segnale che trasla in frequenza: cio, scelta una frequenza Fint avr che lo spettro del segnale viene spostato attraverso Fint. Utilizzo un ltro passa banda molto selettivo per permettere il passaggio solo alla frequenza centrale, che appunto ssa a Fint. Filtrata una singola componente di frequenza, ne viene calcolato il valore RMS e questo valore andr a pilotare il driver Verticale del CRT. Si ottiene quindi un graco f/t. 35)Elenca e dai la denizione delle principali speciche tecniche che caratterizzano un analizzatore di spettro ad eterodina. Intervallo di Frequenza 10 Hz - 40GHz Campo di frequenze misurabili Risoluzione in frequenza: 0.01Hz - 3MHz minima variazione di frequenza che produce una variazione delluscita Rumore equivalente : -100 -150 dB

Range: 20dB - 110dB Accuratezza in frequenza 5Hz - 50MHz Accuratezza in ampiezza

36)Come si pu misurare il modulo di una funzione di trasferimento con analizzatore di spettro ad eterodina?

possibile misurare il modulo di una FDT utilizzando lanalizzatore di spettro aggiungendo un generatore di stimoli ed un fasometro; il segnale di stimolo ottenuto calcolando il prodotto della frequenza del VCO con la frequenza intermedia del ricevitore, che risulta Fint-Fvco. La componente somma ltrata dallamplicatore che svolge anche funzione di LPF. La risposta del sistema allo stimolo generato posta in ingresso e combinata con un mixer con la stessa Fvco: Il risultato sar Fint-Fvco+Fvco=Fi. Per ottenere il modulo sar necessario pilotare verticalmente il CRT con il segnale RMS calcolato a Fi,mentre per la fase sar necessario un fasometro (non in gura) che calcoler lo sfasamento rispetto al segnale generato dal generatore di stimoli. La deessione orizzontale sar comandata dal generatore di rampe che alimenta il VCO.

Generatore di funzioni
37)In un generatore di funzioni sintetizzato (analogico) come avviene la regolazione della frequenza del segnale generato ? La regolazione della frequenza avviene controllando lintensit della corrente da immettere nel condensatore; maggiore la corrente e maggiore sar la pendenza della tensione generata. Aumentando la pendenza lo squadratore raggiunger pi velocemente il valore di commutazione e quindi di conseguenza aumenter la frequenza. 38)Illustrare il principio di funzionamento di un generatore di funzioni sintetizzato (analogico)

Viene generato un impulso triangolare fornendo una corrente costante, alternativamente positiva e negativa, ad un condensatore. Questo segnale viene squadrato e torna in retroazione per comandare il controllo della corrente (composto da un ponte a diodi). Viene inoltre inserito in un Sine shaper dal quale si estrae (sfruttando una batteria di diodi in zona esponenziale) unonda sinusoidale approssimata, e in un generatore dimpulsi. Dopo unopportuna amplicazione il segnale viene posto in uscita.

La frequenza di oscillazione controllata dal modulo della corrente fornita a C, ed possibile variare il duty cycle sbilanciando il valore di corrente positiva rispetto a quella negativa.

39)Per quale motivo generalmente limpedenza in uscita di un generatore di funzioni vale 50?

Se il segnale duscita del generatore disadattato in impedenza rispetto al carico, sul collegamento Linea/Zc si crea una riessione che si propaga allindietro e ritorna verso il generatore. Se il generatore adattato in impedenza alla linea il segnale riesso viene assorbito, mentre in caso contrario si genera un secondo segnale riesso che arriva al carico distorcendo il segnale originale. Se si utilizza un cavo con impedenza intrinseca pari allimpedenza in uscita dal generatore questo fenomeno non avviene, quindi se utilizzer cavi con impedenza intrinseca di 50 dovr avere la medesima impedenza di uscita sul generatore. 40)Descrivere lo stadio di uscita di un generatore di funzioni evidenziandone i parametri caratteristici.

Multimetro
41)Illustrare lo schema di principio di un multimetro digitale

Il multimetro un apparecchio in grado di misurare pi grandezze. Presenta uningresso separato per la misura di tensione e quella di corrente, mentre lingresso comune condiviso.

Lo stadio di ingresso uguale a quello del multimetro analogico; a valle presente un ADC che misura la tensione sulla resistenza, proporzionale alla tensione o alla corrente misurata. Un micro coordina la conversione, la comunicazione,la visualizzazione e lelaborazione dei dati. La misura di resistenza si ottiene applicando una corrente nota al resistore e misurandone la caduta di tensione ai capi.

Generatore di funzioni non standard


42)Illustrare il principio di funzionamento di un Generatore di Funzioni Arbitrarie

LAFG viene utilizzato per la stimolazione dei circuiti con segnali non standard. Si utilizza un DAC per la conversione analogica di sequenze di campioni situate in memoria. Il microprocessore-DSP controlla la programmazione e il reperimento delle funzioni: possono essere programmate manualmente, acquisite da un oscilloscopio, lette dalle librerie delle funzioni standard...ecc ecc Una volta selezionata la forma del segnale questa viene copiata nella memoria della forma donda, e un sequenziatore, con frequenza scandita dalla base dei tempi, recuperer un campione dalla memoria e lo invier al DAC. Il ltro passa basso elimina la componente in alta frequenza e i residui di frequenze della conversione. La memoria deve essere veloce ,quindi avr dimensioni limitate (come DSO). 43)In un generatore di funzioni arbitrarie come avviene la regolazione della frequenza del segnale generato ? Una volta selezionata la forma del segnale questa viene copiata nella memoria della forma donda, e un sequenziatore, con frequenza scandita dalla base dei tempi, recuperer un campione dalla memoria e lo invier al DAC. quindi la base dei tempi che impone la frequenza del segnale. 44)Spiegare il collegamento tra le speciche tecniche e i blocchi funzionali dello schema del AFG. Risoluzione: dipende dal numero di bit in uscita del DAC. Velocit di campionamento: dipende dai limiti del DAC Risoluzione in frequenza : numero di digit signicativi Lunghezza della memoria: - Memoria attiva : piccola, ram ad alta velocit che alimenta in dac - memoria forme donda : non volatile, contiene il database delle forme donda - memoria di programma per linking e looping - Sezione analogica : banda passante, impedenza di uscita, range ampiezze in uscita, accuratezza, rumore, distorsione.

Frequenzimetro
45)Illustrare il principio di funzionamento di un frequenzimetro.

Il segnale di ingresso viene convertito in un treno dimpulsi a frequenza uguale a Fi e viene inviato in una AND con luscita di un generatore di intervallo di tempo : questo, dopo aver resettato il contatore, permetter il passaggio del treno di impulsi ntanto che il gate sar alto. Il contatore rilever il numero di conteggi, e sapendo a priori il tempo di gate possibile ricavare la frequenza. La risoluzione determinata da - Tempo di Gate - Frequenza di clock - Dimensione del contatore I limiti di questo strumento sono dati dai limiti sici dei componenti per le alte frequenze, mentre per le basse frequenze il limite il tempo di conteggio che aumenta di molto. Posso utilizzare delle tecniche per lo spostamento di frequenza come prescaler o eterodina. 46)Dimensionare i componenti principali del frequenzimetro appena descritto per ottenere uno strumento con incertezza di misura migliore di 0.01% a 10KHz. Metodo Periodimetro: Un segnale a 10kHz ha un periodo di 100s . Per ottenere una precisione al meglio di 0.01% (che vuol dire al meglio di 1 parte su 10K ) dovr contare almeno 10K colpi di clock in un periodo di 100s. La frequenza di clock equivalente da applicare sarebbe 10K/100s = 100 MHz che abbastanza elevata e comporta anche problematiche di conteggio. Il contatore infatti dovr essere molto veloce, e per contare 10K impulsi avr bisogno di 14 bit. Potrebbe rientrare nelle speciche del frequenzimetro (massima frequenza in ingresso 1 Ghz per il contatore). Metodo Frequenzimetro Per ottenere la precisione di 1 parte su 10K dovr contare almeno 10k impulsi del segnale di ingresso. Il tempo di gate da applicare dovr quindi essere 10K Impulsi @10Khz = 10K/10K=1 s Anche in questo caso avr bisogno comunque di un contatore a 14 bit.

47)Elencare e descrivere le principali fonti dincertezza che caratterizzano un periodimetro. Stabilit delloscillatore: Lincertezza con cui conosco il periodo non potr mai essere migliore di quella con cui conosco il clock. Problematiche di jitter (breve periodo) e stabilit di frequenza (lungo periodo) Conteggio incertezza sul Trigger: lincertezza sullistante di trigger dovuta al rumore sul comparatore 48)Illustrare il principio di funzionamento di un frequenzimetro per segnali a bassa frequenza.

49)Illustrare lo schema di principio di un frequenzimetro con prescaler.

Il frequenzimetro con prescaler serve per misure in alta frequenza che devono venire riportate in bassa frequenza. Il prescaler un contatore che produce un impulso in uscita dopo N impulsi in ingresso. quindi possibile scalare la misura in bassa frequenza, prestando anche attenzione a ridimensionare la base dei tempi. 50)Illustrare lo schema di principio di un misuratore di frequenza. Eseguire il dimensionamento dei componenti principali nel caso si debba misurare una freq. di 2MHz con precisione dello 0.01% (k=2).

ATE
51)Descrivere il modello di riferimento di un sistema ATE Vedi 52 52)Descrivere i principali blocchi che compongono un sistema di test automatico.

Il calcolatore lelemento centrale dellATE. Svolge il controllo sulle periferiche e lelaborazione dei dati in ingresso ed in uscita. Il condizionamento degli stimoli ladattamento dei segnali forniti dal blocco generazione alle necessit di test. Condizionamento dei segnali di risposta: adatta i livelli dei segnali forniti dallelemento in prova alle speciche dellunit di acquisizione Calcolatore di controllo : pu essere - Microcontrollore (stazioni semplici e basso costo) - Architettura PC (basso costo ma prestazioni medio-alte, facilit dintegrazione) - Architetture dedicate (Costo alto, ottimizzate per misure e test) Programma di misura: Denisce la sequenza di operazioni necessarie per effettuare il test. Comanda la generazione degli stimoli e lacquisizione delle risposte, confrontando questultime con i valori di riferimento. Decreta inoltre il superamento del test e ne gestisce i dati relativi. Interconnessione con bus diversi: Bus IEEE-488 (GBIP)

53)Descrivere le caratteristiche peculiari di un sistema di test automatico basato sulla soluzione VXI.

Lo standard VXI riproduce su scheda gli strumenti che normalmente sono standalone.In un mainframe inserisco tutti gli strumenti che mi servono e poi collego il mainframe su un bus GBIP per ulteriori periferiche esterne GBIP. Elevata Flessibilit Elevate prestazioni Compatibilit tra strumenti di costruttori diversi Sistemi compatti Elevate prestazioni di temporizzazione e sincronizzazione delle attivit Alto Mean Time Between Repair e basso Mean Time To Repair Ha un bus basato su VME + un ulteriore bus dedicato alla strumentazione compatibile con GBIP e che accetta i comandi SCPI. 54)Descrivere a struttura di un sistema ATE basato su PXI.Descrivi in dettaglio la distribuzione del clock sul bus. Compact PCI eXtention for Instrumentation (PXI) basato sul bus PCI, che molto meno costoso del bus VME (come strumenti in laboratorio ELAB2). - Basato su PC - Connettori Compact PCI - Schede in formato eurocard - System slot = il pi a sinistra del cestello - ventole di raffreddamento obbligatorie - Parametri ambientali specicati e immunit elettromagnetica certicata Le speciche inoltre prevedono una speciale distribuzione del clock sul BUS - Clock di riferimento, 10 MHz TTL per la sincronizzazione delle operazioni tra schede trasmesso su linee di pari lunghezza per ottenere clock skew (variazione del ritardo di ricezione di un bit tra pi dispositivi, rispetto al suo istante di trasmissione) <1ns. - Trigger Bus :8 linee, si possono usare per trasmettere clock a frequenze desiderate

55)Descrivere un sistema ATE basato sulluso di un calcolatore equipaggiato con schede inserite direttamente nel bus del calcolatore stesso . VEDI PXI 56)Come sono specializzate e che funzioni svolgono le interfacce di un BUS GBIP? Su un BUS GBIP sono presenti interfacce controller, talker o listener. Uninterfaccia pu assumere i ruoli di talker only, listener only,talker/listener o talker/listener/controller. Il talker trasmette i messaggi dati, il listener li riceve e il controller controlla il usso delle info spedendo messaggi di comando. Quando il controller sente che un dispositivo vuole eseguire una connessione dati connette il talker con il destinatario.Possono coesistere pi controller sullo stesso bus, tuttavia uno solo attivo e viene chiamato controllore in carica.

57)Per un sistema ATE, confrontare la soluzione basata su strumentazione GBIP con quella basata su schede PXI Il sistema PXI utilizza componenti modulari inseriti in uno o pi mainframe(embedded PC), connessi tramite un BUS che unestensione del BUS PCI standard. Un sistema IEEE488 (GBIP) utilizza strumenti da banco connessi ad un calcolatore tramite BUS GBIP. Una soluzione PXI pi adatta a strumenti di test sulla linea di produzione mentre un sistema GBIP si presta di pi a semplici sistemi di test automatici da laboratorio. Schematicamente: PXI GBIP

Accessibilit

Molto Buona

Buona

Complessit della misura Misure con segnali veloci e sincronizzati

Molto Spinta

Abbastanza Semplice

Elev. velocit di acquisizione e sincronizzazione Molto Buona

Velocit di acquisizione limitata e difcolt di sincronizzazione. Scarsa

MTBF,MTBR

Espandibilit della stazione Costi

Buona

Scarsa

Elevati

Medi

Integrabilit in un impianto di produzione

Molto Buona

Scarsa

58)Descrivere il modello di riferimento SCPI

SCPI (Standard Commands For Programmable Instruments) denisce uno standard per la sintassi e i comandi da utilizzare per il controllo di periferiche di test programmabili e di strumenti di misura. Esistono comandi di set (esegue un operazione) e di query (richieste). 59)In una stazione di test automatico basata su PC quali funzioni pu svolgere una scheda di acquisizione?

FFT e analizzatori di rete Digitali


60)Come si realizza lanalisi spettrale in banda (da f1<>0 a f2>f1) con un analizzatore di spettro digitale. Il calcolo della FFT viene effettuato in Banda Base, ovvero dalla frequenza 0 no alla frequenza desiderata. Se un segnale si trova in un range diverso dalla banda base (per esempio da 3 a 5 MHz) utilizzando questo metodo dovrei avere un campione con banda 0-5MHz, perdendo notevolmente in risoluzione. Per ovviare questo problema si trasla in frequenza il segnale no a riportarlo in banda base e poi lo si campiona. Per continuare lesempio, sposto il segnale no a 0-2Mhz e poi ne calcoler la FFT dopo averlo convertito con un AD (metodo eterodina analogica), oppure lo sovracampioner abbondantemente nella sua banda originale, per poi traslarlo con leterodina digitale, e calcolare la FFT sui campioni acquisiti ed elaborati. 61)Spiega cosa comporta, a parit di risorse di calcolo, l'aumento della risoluzione in frequenza in un analizzatore di spettro FFT ? Le risorse di calcolo disponibili, stabilito un tal DSP e un algoritmo di calcolo, implicano il vincolo di elaborare in un tempo accettabile un numero di campioni. Quindi, stabilito un numero di campioni disponibili per lacquisizione, se decido di aumentare la risoluzione del calcolo dovr necessariamente limitare la banda sulla quale andare ad effettuare la trasformata. 62)Disegnare e commentare lo schema di un analizzatore di rete digitale (vettoriale). Un analizzatore di rete digitale presenta una struttura simile a un DSO.

Il circuito viene stimolato con un generatore di rumore bianco oppure con uno sweep in frequenza. Viene poi acquisito sia il segnale dingresso che quello duscita con 2 ADC separati ed i valori vengono salvati in una memoria digitale veloce ; serviranno il microprocessore (DSP) per il calcolo della FFT. Un analizzatore di rete permette di ricavare lanalisi spettrale, la funzione di trasferimento, misure di impedenza e di rumore, determinare parametri (esempio circuito RLC) e di fare analisi in modulazione.