EPUSP PCS 2011/2305/2355 Laboratrio Digital

CARACTERIZAO DE PORTAS LGICAS

Verso 2012

RESUMO
Esta experincia tem como objetivo um estudo dos elementos bsicos do nosso universo de trabalho, ou seja, as portas lgicas. Para isto sero efetuados estudos para determinar algumas caractersticas eltricas destes componentes, como a curva de transferncia de tenso, e caractersticas temporais, como os atrasos de propagao. Sero estudados dispositivos TTL e CMOS.

1. PARTE TERICA
1.1. Portas Lgicas e Circuitos Integrados Digitais
As funes lgicas podem ser implementadas de maneiras diversas, sendo que no passado, circuitos com rels e vlvulas a vcuo foram utilizados na execuo destas funes. Atualmente, circuitos integrados (CIs) digitais funcionam como portas lgicas. Esses CIs contm circuitos formados por resistores, diodos e transitores miniaturizados, diferenciando-se dos circuitos integrados ditos analgicos pelo fato de que nos digitais os transistores s possuem dois modos estveis de operao (corte e saturao), ficando muito pouco tempo nas regies de transio. Dizemos, idealmente, que os transistores operam como chaves. Um tipo popular de CI digital ilustrado na Figura 1. Este modelo de invlucro denominado encapsulamento em linha dupla (dual-in-line package - DIP) pelos fabricantes de CIs. Este CI particular seria ento chamado circuito integrado DIP de 14 terminais (ou 14 pinos). O mesmo CI , em geral, oferecido comercialmente em vrios tipos de empacotamento, cada um mais adequado a um tipo de montagem mecnica ou ambiente de utilizao, a critrio do projetista que o utiliza. Alm disso, cada empacotamento possui determinadas caractersticas com relao dissipao de calor.

Pino 8 Pino 1 Pino 7

Figura 1 - Circuito integrado DIP de 14 terminais. Os fabricantes de CIs fornecem diagramas de pinos similares ao mostrado na Figura 2 - neste caso para um CI 7408. Note que este CI contm quatro portas E de 2 entradas cada uma e , portanto, chamado de porta E qudrupla de 2 entradas. A Figura 2 mostra os terminais do CI numerados de 1 a 14 no sentido anti-horrio (visto pelo lado de cima) a partir do entalhe. As conexes de alimentao do CI so os terminais GND (pino 7) e Vcc (pino 14). Todos os outros pinos so as entradas e sadas das quatro portas E. O CI 7408 parte de uma famlia de dispositivos, representando um dentre os muitos dispositivos da famlia TTL (transistor-transistor-logic). Dispositivos de outras famlias lgicas, como o CMOS (complementary metal-oxide-semiconductor), esto disponveis e que apresentam a mesma funcionalidade (p.ex. 74HC08). Os dispositivos TTL foram dispositivos lgicos largamente utilizados, contudo, atualmente, devido a diversos fatores, os dispositivos CMOS passaram a ser mais empregados em projetos de circuitos digitais. H vrios fabricantes de circuitos integrados TTL e CMOS e estes publicam, em forma de manuais (ou datasheets), as caractersticas funcionais e eltricas desses componentes.

Caracterizao de Portas Lgicas (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

1A

14

VCC

1B

13

4B

1Y

12

4A

2A
2B

11

4Y

10

3B

2Y GND

3A

3Y

Figura 2 - Diagrama dos terminais de um CI 7408 visto por cima.

1.2. Parmetros Eltricos Estticos da Famlia TTL

Os circuitos TTL da srie 74 foram projetados para operar com tenso de alimentao Vcc = 5,00V 5%, numa faixa de temperatura de 0oC a 70oC. Para Vcc = 5,00 V, a 25o C, cada porta TTL da srie 74 consome, em mdia, 10mW. Todos os parmetros apresentados a seguir so garantidos pelos fabricantes dos circuitos integrados da srie 74, se as limitaes acima mencionadas forem obedecidas. Uma caracterstica eltrica de um componente digital dada pela sua curva de transferncia de tenso (Sedra e Smith, 2000). Esta caracterstica caracterizado por um grfico tenso da sada X tenso de entrada. A figura 3 apresenta um exemplo de uma curva de transferncia de um inversor ideal. Repare que por se tratar de um componente real, a tenso de sada apresenta valores V OL e VOH para os nveis lgicos baixo e alto, respectivamente.

Figura 3 Curva caracterstica de transferncia de tenso de um inversor ideal. A figura 4 apresenta a caracterstica de transferncia de tenso de uma porta TTL inversora tpica. Para tenses de entrada inferiores a Vb a sada apresenta uma tenso de sada constante igual a 4 V (nvel lgico UM). A partir de Vb, a sada comea a apresentar uma queda de tenso. Quando a tenso de entrada atinge Vx, a queda se torna mais acentuada, chegando a um nvel mnimo em Va. A partir deste valor, a sada permanece constante (nvel lgico ZERO). Os valores de tenso do grfico de caracterstica de tenso da figura 4 so, aproximadamente, os seguintes (estes valores podem variar de dispositivo para dispositivo): Vb 0,7 V Vx 1,0 V Va 1,3V Nvel "UM" 4,0 V Nvel "ZERO" 0,3 V

Caracterizao de Portas Lgicas (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Figura 4 Caracterstica de transferncia tpica de uma porta TTL inversora. Os nveis de tenso garantidos pelos fabricantes e que realmente mostram a compatibilidade entre os membros da famlia so apresentados na Tabela I. Tabela I - Nveis de tenso para uma porta TTL. PARMETRO VIL VIH VOL VOH DESCRIO Mxima tenso na entrada reconhecida como nvel ZERO Mnima tenso na entrada reconhecida como nvel UM Mxima tenso fornecida na sada em nvel ZERO Mnima tenso fornecida na sada em nvel UM VALOR 0,8V 2,0V 0,4V 2,4V

Analisando-se os valores de tenso constantes da Tabela I, pode-se concluir que os circuitos TTL admitem, no pior caso, uma margem de rudo CC de 0,4V. Assim sendo, no pior caso, ao nvel ZERO fornecido por uma sada TTL pode-se somar um rudo de amplitude +0,4V, que o sinal resultante ainda reconhecido corretamente por uma entrada TTL; no nvel UM fornecido por uma sada TTL, pode-se somar um rudo de amplitude -0,4V, que o sinal resultante ainda se encontra dentro das especificaes de entrada para nvel UM. Para valores de tenso compreendidos entre 0,8V e 2,0V, nada se garante com relao aos nveis lgicos. A figura 5 resume estas consideraes.

2,4 2,0 Nveis Lgicos 0,8 0,4

V OHMin

V IHMin V ILMax

VOLMax 4,75 5,00 Tenso de Alimentao 5,25

Figura 5 - Margens do rudo e de incerteza (TTL srie 74). Alm da compatibilidade entre os nveis de tenso requeridos pelas entradas e fornecidos pelas sadas, tambm necessrio examinar os valores das correntes absorvidas e fornecidas pelas entradas e sadas dos circuitos integrados, tanto em nvel UM como em nvel ZERO. Para tanto considere o circuito de uma porta lgica inversora TTL, apresentado na figura 6. Para analisar o circuito, notar que os transistores apresentados trabalham somente nas regies de corte e saturao e os valores de corrente contidos na Tabela II seguem a seguinte conveno: Corrente absorvida pela porta: positiva. Corrente fornecida pela porta: negativa.

Caracterizao de Portas Lgicas (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Tabela II - Nveis de corrente (TTL srie 74). PARMETRO IIL IOL IIH IOH DESCRIO
Corrente mxima fornecida por entrada em nvel ZERO Corrente mxima absorvida por sada em nvel ZERO Corrente mxima absorvida por entrada em nvel UM Corrente mxima fornecida por sada em nvel UM

VALOR -1,6 mA +16 mA +40 A -400 A

No circuito do inversor lgico da figura 5, quando a entrada estiver em nvel UM, o transistor de entrada T1e est cortado e uma pequena corrente de coletor circula no circuito pela base de T 2e. Este valor suficiente para saturar este transistor. A saturao de T2e fornece uma corrente de base de T2s, levando-o tambm saturao e baixar a sada para um valor baixo (VCEsat). A tenso do coletor de T2e igual a VBE(T2s)+VCEsat(T2e) 0,9V. Isto garante que tanto o diodo como T1s fiquem cortados. Assim, o transistor T2s saturado estabelece uma tenso baixa na sada do inversor.

Figura 6 - Anlise simplificada do circuito da porta inversora TTL. Quando a entrada estiver em nvel ZERO, o transistor T 1e est saturado, uma vez que a juno baseemissor est diretamente polarizada. Desta forma, a tenso na base de T 1e de aproximadamente 0,9V e a tenso na base de T2e de aproximadamente 0,3V, que insuficiente para lev-lo conduo. Tem-se ento que o transistor T2e est cortado. Com T2e cortado, a tenso na base de T2s igual a 0V e desta forma, T2s tambm est cortado. Com T2e cortado, no h corrente no coletor de T2e, ento a base do transistor T1s tem um valor suficiente para polarizar diretamente o diodo e T 1s. Nesta situao, T1e est conduzindo e a tenso na sada basicamente igual a do emissor. Se a sada estiver em aberto, o valor da enso de sada ser aproximadamente 3,6V, devido a duas quedas de tenso de 0,7V (pela juno base-emissor de T1s e pelo diodo). Para maiores informaes sobre a anlise do circuito da porta inversora TTL, recomenda-se a consulta das referncias (Sedra e Smith, 2000) e (Tocci, Widmer e Moss, 2007). Os parmetros de corrente, entretanto, so vlidos somente para entradas e sadas tpicas, semelhantes s da porta analisada. Como existem alguns circuitos integrados TTL da srie 74 que apresentam aquelas correntes com valores diferentes e, tambm, para facilitar o projeto de sistemas que utilizam outras sries da famlia TTL, foram definidos os seguintes parmetros: Carga Unitria TTL (UL): UL = 40 A para nvel UM; UL = 1,6 mA para nvel ZERO.

Fan-in - nmero de ULs requerido pela entrada. Fan-out - nmero de ULs fornecido pela sada.

Caracterizao de Portas Lgicas (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Da Tabela II conclui-se que uma sada TTL pode excitar at 10 entradas da mesma famlia (fan-out). Outra especificao importante fornecida pelos fabricantes dos circuitos TTL diz respeito mxima tenso que pode ser aplicada s entradas. Para a srie 74, recomendado no se colocar nveis de tenso superiores a 5,5V, pois o circuito pode ser danificado se uma entrada receber uma tenso superior a este valor.

1.3. Parmetros Eltricos Estticos da Famlia CMOS

Circuitos integrados CMOS (MOS Complementar) so componentes que apresentam as seguintes caractersticas: apresentam as mesmas funes lgicas disponveis em componentes da famlia TTL, so mais rpidos e consomem menos energia (Tocci, Widmer e Moss, 2007). Atualmente, representa a tecnologia dominante no mercado de semicondutores atual, sendo empregado em processadores, memrias e outros dispositivos. A figura 7 apresenta o circuito CMOS de um inversor. Os nveis lgicos CMOS so praticamente +VDD (para o nvel lgico 1) e GND (para o nvel lgico 0), pois a sada do circuito est conectado s fontes de tenso atravs dos transistores PMOS e NMOS, respectivamente. Por exemplo, a especificao dos circuitos da srie 74HC mostra os seguintes parmetros: VOH(mn)=4,9V e VOL(mx)=0,1V.

Figura 7 Inversor CMOS. A curva de transferncia de tenso de um inversor CMOS apresentada na figura 8 abaixo. Quando os dois transistores esto casados, ou sejam quando ambos so projetados com parmetros de transcondutncia idnticos, esta curva simtrica (Sedra e Smith, 2000). Desta forma, o limiar de . transio Vth do inversor est em

Figura 8 Curva de transferncia de tenso de um inversor CMOS (fonte: Sedra e Smith, 2000). Quando ocorre o casamento dos transistores em um inversor CMOS, as margens de rudo MRH e MRL tornam-se iguais e podem ser de aproximadamente 0,4 VDD. Estas margens de rudo prximas metade da tenso de alimentao fazem com que o inversor CMOS tenha um comportamento esttico bem prximo do inversor ideal em relao imunidade a rudos. Outras caractersticas eltricas dos componentes CMOS podem ser encontradas nas referncias (Tocci, Widmer e Moss, 2007) e (Sedra e Smith, 2000).
Caracterizao de Portas Lgicas (2012) 5

EPUSP PCS 2011/2305/2355 Laboratrio Digital

1.4. Parmetros de Tempo

Existem determinadas condies indesejveis de funcionamento de projetos de sistemas digitais. O equacionamento lgico obtido para a implementao de um projeto uma ferramenta suficiente para a validao lgica do circuito, mas no leva em conta caractersticas fsicas dos dispositivos, que podem alterar os resultados tericos esperados. Uma destas condies diz respeito aos parmetros de tempo em circuitos digitais. Alguns parmetros de tempo dos dispositivos digitais so: "Rise time" (tr) - intervalo de tempo necessrio para que um sinal v de 10% do seu valor em tenso at 90% do seu valor em tenso (figura 9).

90%

10 % tr Figura 9 - Tempo de Subida. "Fall time" (tf) - intervalo de tempo necessrio para que um sinal v de 90% de seu valor em tenso at 10% do seu valor em tenso (figura 10). tf

90 % 10 % Figura 10 - Tempo de Descida. "Delay time" (td) - intervalo de tempo decorrido entre uma variao de sinal na entrada e a correspondente variao na sada; toma-se como referncia o ponto de 50% do valor de tenso, conforme mostrado na figura 11.

Entrad a 50 %

50 % Sad a td Figura 11 - Tempo de Atraso. "Propagation time" (td) - intervalo de tempo decorrido entre uma variao de sinal na entrada e a correspondente variao na sada; calculado atravs da mdia aritmtica dos tempos de propagao para variao do sinal de sada de BAIXO para ALTO (t PLH) e de ALTO para BAIXO (tPHL), definidos conforme mostrado na figura 12.

Caracterizao de Portas Lgicas (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Entrada 50%

50% Sada tPLH

Figura 12 - Tempo de Propagao. As caractersticas acima citadas, aliadas a fatores tais como, o no sincronismo de eventos, podem levar gerao de sinais indesejveis em projetos aparentemente corretos. Para que se possa contornar essa situao deve-se conhecer profundamente todas as caractersticas dos componentes que sero utilizados.

tPHL

1.5. Outras Famlias Lgicas de Circuitos Digitais

H outras famlias de circuitos integrados digitais que se distinguem entre si pelos tipos de dispositivos semicondutores que incorporam e pela maneira como os dispositivos so interligados para formar as portas. A prpria famlia TTL apresenta vrias sries distintas: 74 - srie padro, potncia padro. 74L - baixa potncia (low power) 74S - Schottky - mais rpido que o padro, potncia maior que padro. 74LS - Low Power Schottky - em alguns casos, mais rpido que o padro, baixa potncia. 74F - Fast, mais rpido que o Schottky. 74H - alta velocidade (high speed). 74AS - Advanced Schottky. 74ALS - Advanced Low Power Schottky.

Os dispositivos CMOS (complementary-metal-oxide-semiconductor) compem o padro atual. Algumas famlias CMOS so as seguintes: 4000 primeira famlia comercial. 74C srie padro, componentes funcionalmente similares famlia TTL 74. 74HC High-speed CMOS. 74HCT High-speed CMOS, TTL compatible, pode ser usada com componentes TTL. 74VHC Very High-speed CMOS. 74VHCT Very High-speed CMOS, TTL compatible. 74LVC Low-voltage CMOS. 74ALVC Advanced Low-voltage CMOS. 74AUP Advanced Ultra-low Power CMOS potncia mais baixa e usada em aplicaes portteis.

Outras famlias tambm encontradas comercialmente so: BiCMOS lgica mista bipolar e CMOS. ECL lgica acoplada pelo emissor (emitter-coupled-logic). GaAs arseneto de glio (gallium arsenide).

Estas outras famlias no sero tratadas nesta disciplina, mas os conceitos gerais desenvolvidos para os CIs das famlias TTL e CMOS so prontamente utilizados para estas outras famlias.

Caracterizao de Portas Lgicas (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

2. PARTE EXPERIMENTAL
2.1. Atividades Pr-Laboratrio
Faa uma pesquisa bibliogrfica sobre os componentes TTL e CMOS. Por exemplo, use os manuais dos componentes 74LS00 (TTL) e 74HC00 (CMOS). a) Com relao aos parmetros eltricos: Quais os valores dos parmetros eltricos estticos (V IL, VOL, VIH e VOH)? Monte uma tabela semelhante Tabela I. Apresente a curva de transferncia de tenso de um inversor CMOS. Qual a principal diferena entre esta curva e a da Figura 3? Quais os valores para tPHL e tPLH? Determine os valores para tr e tf para um inversor.

b) Com relao aos parmetros relativos ao atraso de propagao:

Prepare o planejamento de forma a ressaltar estes valores, pois sero usados na parte experimental a ser executada no Laboratrio Digital.

2.2. Caracterstica de Transferncia de Tenso

Estudo de Componente TTL c) No dispositivo de montagens experimentais, monte o circuito da Figura 13, usando um componente TTL (por exemplo, 74LS00). No se esquea de conectar a alimentao do componente (pinos VCC e GND).
Fonte de alimentao fixa +5Vcc

porta em anlise
Vcc A

Fonte de alimentao varivel (0 a +5Vcc)

Y
7400
GND

7400

carga

Figura 13 - Ensaio de nveis da porta NAND 7400. d) Com Vcc igual a 5,0V, varie a tenso da fonte ajustvel conectada s entradas A e B, desde 0V at 5,0V e levante a curva caracterstica de transferncia de tenso como mostrada na figura 3. [Dicas: elabore um grfico com os dados medidos e anote o valor de Vcc (medido no pino do componente) usado no procedimento experimental.] e) Desconecte as entradas A e B, deixando-as sem ligao alguma. Realize a medida dos nveis de tenso nas entradas A e B do componente com um multmetro digital. Medir tambm o valor da tenso na sada Y. Qual o nvel lgico das entradas A e B correspondente ao nvel lgico da sada Y medida? Justifique no relatrio os nveis obtidos (tome por base a figura 4). f) (OPCIONAL) Repita o item (d) para Vcc = 4,75V e para Vcc = 5,25V. Compare os resultados e comente-os no relatrio. (DICA: Use uma fonte de alimentao varivel na entrada Vcc e uma das entradas auxiliares F1 ou F2 do painel de montagens.)

Estudo de Componente CMOS g) Substitua agora a porta lgica TTL por um componente CMOS (por exemplo, 74HC00 1) na montagem da figura 10. h) Repita os itens (c) a (f) com este componente CMOS. Comparao e Anlise de Resultados i) j) Compare os resultados experimentais obtidos com o componente TTL e o componente CMOS. Seus resultados so semelhantes aos dados pesquisados da seo 2.1? Qual o valor lgico correspondente a uma entrada em aberto em um componente TTL e um componente CMOS?

No usar o componente 74HCT00, pois ele pertence a uma famlia CMOS com nveis de tenso compatveis com as famlias TTL. Caracterizao de Portas Lgicas (2012) 8

EPUSP PCS 2011/2305/2355 Laboratrio Digital

2.3. Medida de Parmetros de Tempo

Medida do Atraso de Propagao com o componente TTL k) Para medir os parmetros de tempo, execute a montagem com o componente TTL conforme a figura 14. A porta em anlise tem a entrada X ligada em um gerador de pulsos (use sada TTL) e a sada Y em outra porta lgica que serve como carga de sada. Ligue tambm os sinais de entrada X e de sada Y no osciloscpio para efetuar as medidas de atraso de propagao.

Gerador de pulsos

Y
7400

7400

carga porta em anlise

Figura 14 Ensaio para medir o atraso de propagao. l) Efetuar a medida dos parmetros tPLH e tPHL. Anote os valores obtidos.

m) Calcule o tempo de propagao tP da porta lgica estudada. n) Compare os valores pesquisados e experimentais. Comente. o) Baseado nos parmetros de tempo pesquisado e medido, qual o intervalo de valores de frequncias que pode ser usado na porta em anlise? Justifique sua resposta. Medida do Atraso de Propagao com o componente CMOS p) Substitua agora a porta lgica TTL por um componente CMOS (por exemplo, 74HC00) na montagem da figura 14. q) Repita os itens (l) a (o) com este componente CMOS. Anlise dos Resultados r) s) Com base nos valores experimentais obtidos, qual o maior valor de frequncia que pode ser usado na entrada das portas lgicas estudadas? Justifique sua resposta. Caso fosse necessrio criar um bloco de retardo usando portas lgicas semelhantes aos estudados, qual o nmero de portas necessrio para se atrasar uma onda quadrada por pelo menos 45 ns? Justifique sua resposta.

2.4. Interligao de componentes de famlias diferentes

t) Para verificar o que acontece quando componentes de famlias lgicas diferentes so interligadas em um circuito digital, execute a montagem com o componente TTL conforme a figura 15. A sada da porta A deve ser ligada na entrada da porta lgica B. Ligue os sinais de entrada X da porta A na chave C1, a sada Y da porta A no led L0 e a sada Z da porta B no led L1. Ligue tambm os sinais Y e Z no osciloscpio para efetuar as medidas dos respectivos nveis de tenso.

Y
7400 7400

porta A

porta B

Figura 15 Ensaio para verificar a interligao de componentes. Sada TTL ligada em entrada CMOS u) Inicialmente use um componente TTL como a porta A e um componente CMOS como porta B. Varie a chave C1 e anote os valores lgicos e tenses nos vrios pontos do circuito. v) Comente os resultados obtidos, tendo em vista os valores experimentais obtidos. Use os valores pesquisados do item (a) para justificar seus comentrios. Sada CMOS ligada em entrada TTL w) Inicialmente use um componente CMOS como a porta A e um componente TTL como porta B. Varie a chave C1 e anote os valores lgicos e tenses nos vrios pontos do circuito. x) Comente os resultados obtidos, tendo em vista os valores experimentais obtidos. Use os valores pesquisados do item (a) para justificar seus comentrios.

Caracterizao de Portas Lgicas (2012)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

3. BIBLIOGRAFIA
FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lgico Digital: Conceitos e Prtica. Editora Edgard Blcher Ltda, 1995. MORRIS, Robert L. e MILLER, JOHN, R. (eds.) Projeto de Circuitos Integrados TTL. Editora Guanabara Dois, 1978. SEDRA, Adel S. e SMITH, Kenneth C. Microeletrnica. 4 edio, Makron Books, 2000. SIGNETICS. TTL Logic Data Manual, 1982. TEXAS INSTRUMENTS. The TTL Logic Data Book, 1994. TOCCI, R. J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: Princpios e Aplicaes. Prentice-Hall, 11a ed., 2011. WAKERLY, John F. Digital Design: Principles & Practices. 4th edition, Prentice Hall, 2006.

4. MATERIAL DISPONVEL
Circuitos Integrados TTL: 74LS00 (TTL) e 74HC00 (CMOS).

5. EQUIPAMENTOS NECESSRIOS
1 painel de montagens experimentais. 1 fonte de alimentao fixa, 5V 5%, 4A. 1 fonte de alimentao varivel de 0 a 5V 5%, 4A. 1 osciloscpio digital. 1 multmetro digital. 1 gerador de pulsos.

Histrico de Revises E.T.M./2001 reviso R.C.S./2002 reviso E.T.M./2003 reviso da parte experimental E.T.M./2004 reviso E.T.M. e R.C.S./2005 reorganizao E.T.M./2011 reviso E.T.M./2012 reviso da parte experimental.

Caracterizao de Portas Lgicas (2012)

10