\

PPGEE
SEMICONDUTORES DE POTNCIA

2012

ndice Fundamentos de Dispositivos Semicondutores...............................................................3 1 Definio de um dispositivo retificador - Diodo...........................................................3 1.1 Estrutura bsica......................................................................................................3 1.2 O diodo bipolar ou genrico..................................................................................9 1.3 Recuperao Reversa...........................................................................................10 1.4 Classificao dos diodos......................................................................................12 1.5 Associao srie de diodos..................................................................................13 1.6 Associao paralela de diodos.............................................................................15 1.7 Exerccios ...........................................................................................................18 2 Tiristor:........................................................................................................................19 1.8 Princpio de funcionamento.................................................................................20 1.9 Disparo de um Tiristor.........................................................................................21 1.10 Bloqueio de um Tiristor.....................................................................................23 1.11 Tipos de Tiristores............................................................................................24 1.12 Exerccios..........................................................................................................28 3 Transistor bipolar de potncia.....................................................................................29 1.13 Princpio de funcionamento...............................................................................30 1.14 Curva caracterstica..........................................................................................30 1.15 rea de operao segura....................................................................................32 1.16 Caractersticas estticas.....................................................................................33 1.1.1 Exerccios.......................................................................................................34 4 O transistor de efeito de campo de semicondutor de xido metlico (MOSFET)......35 1.17 Princpio de funcionamento...............................................................................35 1.18 Curva caracterstica...........................................................................................38 1.19 Limitaes e rea de operao segura..............................................................39 1.20 Caractersticas estticas.....................................................................................40 1.1.2 Caractersticas dinmicas...............................................................................41 1.21 Formas de onda de chaveamento.......................................................................43 1.22 Exerccios..........................................................................................................49 5 O transistor bipolar de porta isolada (IGBT)...............................................................51 1.23 Estrutura bsica..................................................................................................51 1.24 Curva Caractersticas.........................................................................................52 1.25 Princpio de Operao do Dispositivo...............................................................54 1.26 Travamento do IGBT.........................................................................................55 1.27 Caractersticas dinmicas..................................................................................56 1.28 Limitaes e rea de operao segura..............................................................57 1.29 Exerccios..........................................................................................................58 6 Capacidade dos Semicondutores de Potncia..............................................................59 1.30 Capacidade mxima geral para dispositivos semicondutores............................59 1.31 Resfriamento de Dispositivos Semicondutores de Potncia..............................61 1.32 Modos de Dissipao de Potncia em um Semicondutor..................................63

Fundamentos de Dispositivos Semicondutores

A maioria dos circuitos de eletrnica de potncia faz uso de dispositivos semicondutores que operam como chaves as quais, idealmente, apresentam resistncia infinita quando em estado de bloqueio e, resistncia nula quando no seu estado de conduo. Alm disto, a transio entre os estados de conduo e bloqueio ocorre instantaneamente sem perdas. Embora estas consideraes sejam vlidas e muito teis em muitas situaes e anlises, necessrio para os projetistas ter uma idia geral sobre os aspectos fsicos dos semicondutores assim como ser capaz de entender o vocabulrio e as no-idealidades que dizem respeito aos fenmenos eltricos destes dispositivos semicondutores. Neste contexto apenas necessrio expor uma descrio qualitativa dos dispositivos semicondutores chaveados e seus mecanismos de funcionamento. At os dias de hoje, grande parte dos dispositivos semicondutores tais como diodos, tiristores e transistores so baseados numa estrutura monocristalina de silcio.

1 Definio de um dispositivo retificador - Diodo

Dispositivo retificador aquele que permite a circulao de corrente em um nico sentido. Como mostrado no diagrama da Figura 1.

(a)

(b)

Figura 1 - Diagrama de um dispositivo retificador.

1.1

Estrutura bsica

A passagem de corrente eltrica em um meio depende da aplicao de um campo eltrico e da existncia de portadores livres (usualmente eltrons) neste meio. Em metais, como o cobre ou a prata, a densidade de portadores livres (eltrons) da ordem de 1023/cm3, enquanto nos materiais isolantes, como o quartzo ou o xido de alumnio, o

valor da ordem de 103/cm3. Os chamados semicondutores, como o silcio, tm densidades intermedirias, na faixa de 108 a 1019/cm3. Nos condutores e nos isolantes, tais densidades so propriedades dos materiais, enquanto nos semicondutores estas podem ser variadas, seja pela adio de impurezas de outros materiais, seja pela aplicao de campos eltricos, irradiao, etc. O material ativo a partir do qual a maioria dos dispositivos retificadores de potncia so construdos o silcio. O Silcio um elemento do Grupo IV da Tabela Peridica e, portanto, possui quatro (4) eltrons na ltima rbita da estrutura atmica. tomos de matrias com quatro eltrons em sua camada mais externa ou ainda molculas com a mesma propriedade, permitem o estabelecimento de ligaes muito estveis, uma vez que o compartilhamento dos eltrons externos pelos tomos vizinhos (ligao covalente), produz um arranjo com 8 eltrons na camada de valncia. Em qualquer temperatura acima do zero absoluto (-273 C ou 0 K), algumas destas ligaes covalentes so rompidas (ionizao trmica), produzindo eltrons livres. O tomo que perde tal eltron se torna positivo. Eventualmente um outro eltron tambm escapa de outra ligao e, atrado pela carga positiva do tomo, preenche a ligao covalente. Desta maneira tem-se uma movimentao relativa da carga positiva, chamada de lacuna, que, na verdade, devido ao deslocamento dos eltrons que saem de suas ligaes covalentes e vo ocupar outras. Esta ionizao trmica, numa estrutura pura de silcio (em equilbrio), gera o mesmo nmero de eltrons e lacunas. Esta estrutura pura dita silcio intrnseco e os eltrons so considerados como portadores de carga. Tanto lacunas quanto eltrons contribuem para conduo, embora as lacunas apresentem menor mobilidade devido ligao covalente. Pares de eltrons-lacunas esto continuamente sendo gerados pela ionizao trmica e, para manter o equilbrio mencionado, os pares gerados anteriormente se desfazem e tornam a se recombinar. A concentrao de portadores se mantm igual e fortemente dependente da temperatura. Para se obter um dispositivo retificador semicondutor necessrio aumentar-se muito o nmero de eltrons e lacunas livres. Isto pode ser obtido atravs da dopagem do silcio. O silcio dopado chamado de extrnseco e a medida que a

concentrao do elemento dopante aumenta, a condutividade do material resultante tambm aumenta. A. Semicondutores Dopados Se ao Silcio for acrescido (combinado) um elemento do Grupo V (como o fsforo) haver um eltron livre na estrutura do cristal, visto que os elementos do Grupo V possuem cinco eltrons na ltima rbita de sua estrutura atmica. Este eltron livre possibilita um grande aumento na conduo do material. Como o eltron uma carga negativa, o material resultante conhecido como semicondutor do tipo N. Ento um elemento do Grupo V chamado de doador, pois este doa um eltron para aumentar a condutividade. Por outro lado, se o Silcio for combinado com um elemento do Grupo III (como o alumnio ou o boro) com trs (3) eltrons na ltima rbita, surge uma lacuna na estrutura cristalina. Esta lacuna pode receber um eltron livre e, por esta razo, considerada uma carga positiva. O material resultante da juno do Silcio com um elemento do Grupo III conhecido como semicondutor tipo P. Ento o elemento do Grupo III chamado de receptor pois ionizado por uma carga negativa. Em ambos os casos no se tm mais o equilbrio entre eltrons e lacunas, passando a existir um nmero maior de eltrons livres nos materiais dopados com elementos da quinta coluna da tabela peridica, ou de lacunas, caso a dopagem seja com elementos da terceira coluna. Respectivamente, produzem-se os chamados materiais semicondutores tipo N e tipo P. Observa-se, no entanto, que o material permanece eletricamente neutro, uma vez que a quantidade total de eltrons e prtons a mesma. Os eltrons em silcio extrnseco do tipo N e as lacunas em silcio extrnseco do tipo P so chamados de portadores majoritrios, enquanto que as lacunas no silcio extrnseco do tipo N e os eltrons no silcio extrnseco do tipo P so chamados de portadores minoritrios. Em outras palavras, quando a lacuna introduzida pelo boro captura um eltron livre, tem-se a movimentao da lacuna. Neste caso diz-se que as lacunas so os portadores majoritrios, sendo os eltrons os portadores minoritrios. J no material tipo N, a movimentao do eltron excedente deixa o tomo ionizado, o que o faz capturar outro eltron livre. Neste caso os portadores majoritrios so os eltrons, enquanto os minoritrios so as lacunas.

B. Juno pn A juno pn o local do semicondutor onde as impurezas que so utilizadas para dopar o silcio (dopantes) mudam de p para n. Pode-se dizer que o diodo bipolar gerado na juno pn, que a base de qualquer dispositivo semicondutor, onde NC/CC o perfil de concentrao de impurezas. Existem vrios processos que podem ser utilizados para formar uma juno pn, dentre os quais podem ser citar difuso, implantao inica, etc. A Figura 2(a) mostra a concentrao de dopantes de acordo com o corte transversal da juno pn mostrado na Figura 2(b).

(a)

(b)

Figura 2 - Diagrama da juno pn. (a) Grfico da concentrao de dopantes na juno; (b) Corte transversal da juno.

A Figura 3 mostra quatro instantes de uma juno pn. A Figura 3(a) mostra os dois silcios tipo N e tipo P. A Figura 3(b) mostra a formao da camada de depleo e o fluxo dos doadores ionizados ( ) e dos receptores ionizados ( e ). A Figura 3(c) mostra que o fluxo de doadores e receptores chamado de corrente de difuso e possui o sentido do silcio tipo N para o silcio tipo P. A Figura 3(d) mostra que o fluxo de doadores forma uma barreira de potencial onde carga positiva formada pelos doadores ionizados se concentra numa regio prxima a juno no material tipo P, enquanto que carga negativa formada pelos receptores ionizados se concentra numa regio prxima a juno no material tipo N. Estas cargas fazem com que haja um fluxo de lacunas e eltrons exatamente oposto ao fluxo da corrente de difuso. Esta corrente chamada de corrente de fuga. Estes dois fenmenos ocorrem simultaneamente e entram em equilbrio. O diodo da Figura 4(a) formado pela juno dos materiais tipo N e tipo P em um nico cristal. Os eltrons livres do material tipo N e as lacunas livres do material tipo P se combinam numa regio denominada de juno que se localiza na fronteira entre os dois materiais. Uma barreira de potencial criada ao longo da juno com um valor que

varia de 0,4 a 0,6 V. A regio formada ao longo da barreira de potencial denominada de camada de depleo. Quando a regio p (Anodo) colocada num potencial maior do que o potencial que se encontra a regio n (Catodo), a barreira de potencial ao longo da juno se estreita e a corrente do circuito flui livremente atravs desta, como mostrado na Figura 4(b). Por outro lado, se a regio n (Catodo) colocada num potencial maior do que o potencial que se encontra a regio p (Anodo), a barreira de potencial ao longo da juno se amplia. Isto ocorre porque os eltrons da regio n so atrados para o potencial positivo externo, enquanto que as lacunas da regio p so atradas para o potencial negativo externo. Neste caso a nica corrente que flui uma pequena corrente de fuga.

(a)

(b)

(c)

(d)

Figura 3 - Juno pn. (a) Juno pn com portadores no difusos: doadores ionizados, e receptores ionizados, + lacunas e - eltrons; (b) Juno pn com portadores difusos (sentido da corrente de difuso); (c) Juno pn e camada de depleo (barreira de potencial) e sentido da corrente.

Onde os eltrons so representas pelo smbolo (-), as lacunas pelo smbolo (+), os doadores ionizados por ( ) e os receptores ionizados por ( e ). Algumas referncias definem uma regio com grande concentrao de doadores ionizados como n+, analogamente uma regio com grande concentrao de receptores ionizados definida como p -. Ao contrrio, uma regio com muitos eltrons e poucos doadores ionizados definida como n e uma regio com muitas lacunas e poucos receptores ionizados definida como p+.

(a)

(b)

(c)

Figura 4 - Juno pn. (a) Barreira de potencial e distribuio de cargas; (b) Juno pn diretamente polarizada; (c) Juno pn inversamente polarizada.

C. Controle do tempo de vida e definio do tempo de vida Dois processos bsicos tm sido desenvolvidos para reduzir o tempo de vida dos portadores em dispositivos semicondutores de potncia, so eles: (i) difuso trmica de ouro ou platina; e (ii) bombeamento do silcio com partculas com grande energia, como eltrons e ftons. A principal conseqncia do controle do tempo de vida o aumento da velocidade de chaveamento do semicondutor. O preo pago por esta maior velocidade um aumento na queda de tenso de conduo do dispositivo. O que tempo de vida ? Se o silcio do tipo N irradiado por ftons com energia suficiente para ionizar os eltrons de valncia, pares de eltrons-lacunas so produzidos. Como j existe uma abundncia de eltrons (portadores majoritrios) no silcio do tipo N, o excesso de lacunas (portadores minoritrios) de maior importncia. Se a fonte de luz que provoca o bombardeamento por ftons for removida, a constante de tempo associada a recombinao, ou o tempo de decaimento do excesso de portadores minoritrios chamado de tempo de vida dos portadores minoritrios, h. Para o silcio do tipo P exposto a luz, um excesso de portadores minoritrios gerado e, aps a fonte que gera estes portadores em excesso ser removida, o tempo de decaimento associado a este 8

proceso tambm definido como tempo de vida dos portadores minoritrios, e. O tempo de vida dos portadores minoritrios frequentemente chamado de tempo de vida de recombinao.

1.2

O diodo bipolar ou genrico

O diodo o dispositivo retificador mais simples, pois a sua estrutura apresenta apenas uma regio tipo P e uma regio tipo N. O diodo possui dois terminais: (i) o anodo ou terminal positivo, que se encontra conectado regio tipo P; e, (ii) o catodo ou terminal negativo, que se encontra conectado regio tipo N. A curva caracterstica (corrente e tenso) do diodo mostrada na Figura 5. Observa-se que a aplicao de uma tenso positiva maior que a barreira de potencial da juno faz com que circule corrente no sentido positivo de conduo. A aplicao de tenso reversa remove os portadores livres da juno (eltrons e lacunas), impedindo a circulao de corrente e permitindo que a juno suporte a tenso aplicada sem conduzir. Na prtica, a juno experimenta uma grande variao de potencial e, portanto pode ser considerada como tendo uma capacitncia. A agitao trmica rompe algumas ligaes da estrutura cristalina resultando em uma pequena corrente reversa chamada de corrente de fuga. Alguns livros chamam esta corrente reversa de corrente de saturao. Um aumento da tenso reversa levar a um aumento na taxa de acelerao dos portadores minoritrios atravs da juno at que os mesmos tenham energia suficiente para remover outros portadores por coliso, quando acontece o efeito avalanche, rompendo a juno e levando o diodo ruptura.

Figura 5 Caracterstica de corrente e tenso do diodo.

Em resumo a curva caracterstica do diodo pode ser separada em trs regies, a regio de polarizao direta (vk > 0); a regio de polarizao reversa (vk < 0); e a regio de ruptura (vk < -vZK). 1.3 Recuperao Reversa

A corrente na juno diretamente polarizada do diodo deve-se ao efeito dos portadores minoritrios e majoritrios. Uma vez que o diodo esteja no modo de conduo direta e a sua corrente seja reduzida a zero (em funo do comportamento do circuito onde o diodo encontra-se inserido), o diodo continuar em conduo devido aos portadores minoritrios que permanecem armazenados na juno. Os portadores minoritrios requerem um certo tempo para recombinar com as cargas opostas e ser neutralizados. Este tempo chamado de tempo de recuperao reversa. O tempo de recuperao reversa denotado como trr e mostrado na curva caracterstica de recuperao da Figura 6. O tempo trr medido a partir do instante em que ocorre o cruzamento da corrente por zero at o instante que a corrente reversa alcana 25% do seu valor mximo. O valor mximo da corrente reversa denotado como corrente reversa de pico, Irr. O tempo trr consiste de dois sub-intervalos, o intervalo ta e o intervalo tb. O intervalo ta deve-se ao armazenamento de cargas na regio de depleo da juno e representa o tempo entre o cruzamento da corrente por zero e o instante em que a corrente reversa alcana o seu valor mximo. O intervalo tb deve-se ao armazenamento de cargas no material semicondutor. A relao entre tb/ta conhecida como fator de suavidade.

(a)

(b)

Figura 6 Caracterstica de recuperao reversa terica.

O pico de corrente reversa pode ser expresso em funo da taxa de decaimento da corrente como,

10

I rr = ta

d iD dt

Outro parmetro importante a carga de recuperao reversa, Qrr. A carga de recuperao reversa representa a quantidade de portadores de cargas que fluem atravs do diodo no sentido reverso devido mudana na condio de conduo direta para bloqueio do dispositivo. Seu valor pode ser estimado pela rea abrangida pela corrente de recuperao reversa em funo do tempo. Assim, Qrr 1 1 I rr ta + Irr tb 2 2

Como, por definio trr = ta + tb , tem-se que Qrr 1 I rr trr 2

(a)

(b)

(c) Figura 6 Continuao Caractersticas de recuperao reversa para diodo.

E assim, o tempo, o pico e a carga de recuperao reversa esto relacionados pela seguinte expresso. I rr = 2Qrr trr

11

Ou ainda, I rr = ta d 2Q iD = rr dt trr

Para o caso em que tb >> ta (recuperao abrupta), pode-se fazer trr ta e portanto, trr = 2Qrr d iD dt

Ou ainda, I rr = 2Qrr d iD dt

1.4 Classificao dos diodos Dependendo das caractersticas de recuperao reversa e das tcnicas de fabricao, os diodos podem ser classificados em trs grupos: diodos genricos, diodos de recuperao rpida e diodos Schottky. Os diodos retificadores genricos possuem tempo de recuperao reversa relativamente altos e, por este motivo so utilizados em aplicaes onde o bloqueio destes ocorra em baixas freqncias. Estes diodos so largamente utilizados na indstria em aplicaes onde so necessrios conversores CA-CC denominados de retificadores no-controlados, ou com comutao natural (comutao de linha). Os diodos de recuperao rpida tm um tempo de recuperao muito mais baixo que os diodos genricos. Por este motivo so utilizados em aplicaes onde o tempo de recuperao seja um fator crtico, como em inversores e retificadores PWM, ou em conversores CC-CC. Os diodos Schottky eliminam o problema do armazenamento de cargas na juno atravs modificando a estrutura do diodo. A estrutura de um diodo Schottky consiste de uma camada de metal depositada em uma fina camada epitaxial de silcio do tipo n (ver Figura 7). A barreira de potencial formada simula o comportamento da juno pn. A ao de retificao depende apenas dos portadores majoritrios, e como resultado no h portadores minoritrios em excesso para se recombinarem. O efeito de recuperao deve-se exclusivamente capacitncia da prpria juno. A carga recuperada do diodo Schottky muito menor e tambm praticamente independente da taxa de decaimento da corrente (diD/dt). Como a corrente de fuga do diodo Schottky maior do que a de um diodo genrico, e esta proporcional a tenso de ruptura do dispositivo, os diodos Schottky encontram-se disponveis para tenses limitadas a aproximadamente 100V. 12

Figura 7 Estrutura bsica de um diodo Schottky.

1.5

Associao srie de diodos

Em aplicaes onde as tenses que os dispositivos devam suportar sejam muito elevadas, como por exemplo, em linhas de transmisso em corrente contnua, um diodo produzido comercialmente pode no atender aos requisitos de tenso requeridos. Nestes casos a associao srie de diodos faz-se necessria. Considerando-se que devido a pequenas imperfeies e s tolerncias adotadas durante o processo de fabricao, dois diodos do mesmo lote podem apresentar curvas caractersticas ligeiramente diferentes (ver Figura 8). Na condio de polarizao direta, ambos os diodos conduzem a mesma corrente e a queda de tenso sobre cada diodo seria um pouco diferente, no afetando a operao do circuito. Todavia, na condio de bloqueio, cada diodo forado a conduzir a mesma corrente de fuga. Como conseqncia disto, as tenses de bloqueio sobre cada diodo ser diferente. Isto significa que dois diodos com capacidade de bloquear 600 V cada podem no ser suficientes para suportar uma tenso reversa de 1200 V.

13

(a)

(b)

Figura 8 Associao de diodos em srie. (a) Circuito; (b) Curvas caractersticas.

Uma soluo para este problema a utilizao de um divisor de tenso resistivo associado aos diodos, conforme mostra a Figura 9. Com isto, a diviso de tenso assegurada atravs dos resistores que tambm fornecem um caminho para que a diferena entre as correntes de fuga de cada um dos diodos possa fluir. A corrente de fuga total pode ser encontrada aplicando-se a Lei das correntes de Kircchoff, de onde obtem-se, is = is1 + iR1 = is 2 + iR 2 Como iR1 = tem-se, is = is1 + vD1 v = is 2 + D 2 R1 R2 vD1 v ; iR 2 = D 2 R1 R2

(a)

(b)

Figura 9 Associao de diodos em srie com divisor resistivo. (a) Circuito; (b) Curvas caractersticas.

Para o caso em que os resistores forem iguais a R, is1 + vD1 v = is 2 + D 2 R R

Como Vs = vD1 + vD 2 , os valores de vD1 e vD2 podem ser encontrados atravs das seguintes expresses. 14

vD1 = e vD 2 =

Vs R + ( is 2 is1 ) 2 2 Vs R + ( is1 is 2 ) 2 2

Como as correntes is1 e is2 so da ordem de alguns poucos mili-amperes, as expresses (1.12) e (1.13) podem ser aproximadas por, vD1 e vD 2 Vs 2 Vs 2

1.6 Associao paralela de diodos Em muitas aplicaes de altas potncias os diodos so conectados em paralelo para aumentar a capacidade de conduo de corrente (ver Figura 10). Uma vez que a tenso sobre os diodos a mesma, a diviso uniforme de corrente nos diodos esta associada s quedas de tenso em cada diodo. Portanto, as imperfeies e s tolerncias adotadas durante o processo de fabricao faro com que os diodos possuam curvas caractersticas diferentes e, deste modo, quedas de tenso distintas. Assim, na associao em paralelo sempre existir uma diferena de corrente. Isto significa que dois diodos com capacidade de conduo de 20 A cada podem no ser suficientes para suportar uma corrente direta de 40 A. Aplicando o princpio da dualidade soluo utilizada para associao em srie de diodos onde um divisor de tenso resistivo foi includo no circuito, pode-se incluir um divisor de corrente no circuito. Assim, a diviso de corrente assegurada atravs dos resistores que tambm fornecem uma impedncia para que a diferena entre as quedas de tenso de cada um dos diodos possa ser aplicada, conforme mostra a Figura 11. A tenso total (Vg) pode ser encontrada aplicando-se a Lei das tenses de Kircchoff, de onde obtem-se, Vg = vD1 + iD1 R1 = vD 2 + iD 2 R2 Para o caso em que os resistores forem iguais a R, vD1 + iD1 R = vD 2 + iD 2 R

15

(a)

(b)

Figura 10 Associao de diodos em paralelo. (a) Circuito; (b) Curvas caractersticas.

Considerando-se que I g = iD1 + iD 2 , os valores de iD1 e iD2 podem ser encontrados atravs das seguintes expresses. iD1 = e iD 2 = Ig 2 + 1 ( vs1 vs 2 ) 2R Ig 2 + 1 ( vs 2 vs1 ) 2R

Como a diferena entre vs1 e vs2 da ordem de alguns poucos mili-volts, as expresses (1.18) e (1.19) podem ser simplificadas como, iD1 e iD 2 Ig 2 Ig 2

16

(a)

(b)

Figura 11 Associao de diodos em paralelo com divisor resistivo. (a) Circuito; (b) Curvas caractersticas.

Modelos estticos dos diodos de potncia: Para se compreender o impacto das caractersticas dos diodos no circuito no qual esteja inserido necessrio a utilizao de um modelo do mesmo. Existem vrios tipos de modelos e qualquer um pode ser escolhido para representao do diodo, entretanto deve-se ter em mente que o modelo deve ser simples o bastante, porm deve representar com fidelidade as caractersticas que desejamos que sejam evidenciadas. Os modelos mais utilizados para representao estticas do diodo so mostrados na Figura 12. O modelo da Figura 12(a) representa o diodo por uma simples queda de tenso direta e constante. O modelo da Figura 12(b) um pouco mais sofisticado e representa o diodo no s pela queda de tenso constante, mas tambm pelo efeito que a corrente direta exerce sobre a queda de tenso. Portanto, para polarizao direta, a queda de tenso no diodo dada pela seguinte expresso, v(t ) = VTo Ou v(t ) = VTo + rD i (t ) Assim, a energia perdida em conduo por um diodo ser calculada atravs da seguinte expresso,

17

WD (t ) = v (t )i (t )dt = VTo i (t )dt Ou WD (t ) = v (t )i (t )dt = ( VTo + rD i (t ) ) i (t )dt

(a)

(b)

Figura 12 Modelos estticos para diodos. (a) Queda de tenso constante; (b) Queda de tenso em funo da corrente.

1.7 Exerccios 1. O que so semicondutores dopados ? Quais so os tipos de dopagem ? 2. Desenhe a curva caracterstica de um diodo e descreva as regies que a compem. 3. O que tempo de recuperao reversa de um diodo. Esboar graficamente. 4. Explique qual a diferena entre diodos rpidos e diodos genricos. 5. O tempo de recuperao reversa de um diodo trr=3s e a taxa de decaimento da corrente do diodo di/dt=30 A/s. Determinar: (a) A carga armazenada Qrr; (b) A corrente reversa de pico. 6. Quais so os problemas na conexo srie de diodos. Descreva uma soluo. 7. Quais so os problemas na conexo paralela de diodos. Descreva uma soluo. 8. Dois diodos so conectados em srie para dividir uma tenso VD = 5 kV. As correntes de fuga dos dois diodos so, IS1=30 mA e IS2=35 mA, respectivamente. (a) Encontrar as tenses em cada diodo se a resistncia associada a cada diodo seja dada por, R1=R2=R=100 k; (b) Encontrar os valores de R1 e R2 para que a tenso sobre cada diodo seja igual metade da tenso sobre ambos, VD1=VD2=VD/2.

18

2 Tiristor:
O tiristor um dispositivo semicondutor de quatro camadas, de estrutura pnpn, com trs junes pn. Ele possui trs terminais denominados de: anodo, catodo e gatilho. A Figura 13 mostra o smbolo do tiristor e a sua representao estrutural terica. O nome tiristor engloba uma famlia de dispositivos semicondutores que operam em regime chaveado, apresentando um funcionamento biestvel.

(a)

(b)

Figura 13 Tiristor. (a) Smbolo; (b) Estrutura terica.

A estrutura bsica do tiristor e o seu perfil de dopagem so mostradas na Figura 14.

(a)

(b)

Figura 14 Tiristor. (a) Perfil de dopagem; (b) Estrutura simplificada.

19

O tiristor de uso mais difundido o SCR (Retificador Controlado de Silcio), usualmente chamado simplesmente de tiristor. Outros componentes, no entanto, possuem basicamente a mesma estrutura: LASCR (SCR ativado por luz), tambm chamado de LTT (Light Triggered Thyristor), TRIAC (tiristor triodo bidirecional), DIAC (tiristor diodo bidirecional), GTO (tiristor comutvel pela porta), MCT (Tiristor controlado por MOS).

1.8

Princpio de funcionamento

Quando a tenso do anodo positiva em relao ao catodo, as junes J1 e J3 encontram-se polarizadas diretamente. A juno J2 esta reversamente polarizada e apenas uma pequena corrente de fuga circula do anodo para o catodo. Neste estado o tiristor esta na condio de bloqueio direto ou estado desligado. Se a tenso anodocatodo (VAK) for aumentada at um valor suficientemente grande, a juno reversamente polarizada J2 se romper. Este fenmeno conhecido como ruptura por avalanche e a tenso correspondente em que isto ocorre chamada de tenso de ruptura direta. Se houver uma tenso VGK positiva, uma corrente atravs de J3 circular com portadores negativos fluindo do catodo para o gatilho. Por construo, a camada P ligada ao gatilho suficientemente estreita para que parte destes eltrons que cruzam J3 possuam energia cintica suficiente para vencer a barreira de potencial existente em J2, sendo ento atrados pelo anodo. Como as junes J1 e J3 j se encontram polarizadas diretamente, haver um movimento livre de portadores atravs de todas as trs junes, resultando em uma grande corrente de anodo no sentido direto. Neste momento o dispositivo estar ento no estado de conduo ou estado ligado. Para que o estado de conduo seja mantido a corrente de anodo tem de estar acima de um valor conhecido como corrente de travamento. Caso a corrente de anodo seja menor do que a corrente de travamento (IL) o dispositivo voltar condio de bloqueio quando a tenso anodo-catodo (VAK) for reduzida. A curva caracterstica de corrente versus tenso de um tiristor mostrada na Figura 15.

20

Figura 15 Caracterstica de corrente e tenso do tiristor.

Uma vez que o tiristor entra em conduo, o seu comportamento semelhante ao de um diodo em conduo e no h controle sobre o dispositivo, ou seja, ele continuar no estado de conduo porque no h barreira de potencial (ou camada de depleo) na juno J2. Entretanto, se a corrente direta de anodo for reduzida abaixo de um nvel chamado de corrente de manuteno (IH), uma regio de depleo se formar em torno da juno J2, devido ao reduzido nmero de portadores, e o tiristor entrar em bloqueio. A corrente de manuteno menor do que a corrente de travamento. Assim, a corrente de travamento a mnima corrente direta de anodo para manter o tiristor no estado de conduo. Quando a tenso de catodo positiva em relao ao anodo, a juno J2 est diretamente polarizada, mas as junes J1 e J3 esto reversamente polarizadas. Isto , como se existissem dois diodos conectados em srie, com tenso reversa aplicada sobre eles. Neste momento o tiristor encontra-se no estado de bloqueio reverso e uma pequena corrente de fuga reversa, chamada de corrente reversa flui atravs do dispositivo. Uma vez que a juno J3 intermediria a regies de alta dopagem, ela no capaz de bloquear tenses elevadas, de modo que cabe juno J1 manter o estado de bloqueio do componente.

1.9

Disparo de um Tiristor

21

Um tiristor disparado aumentando-se a corrente de anodo. Isto pode ser conseguido de cinco maneiras distintas, descritas como segue: a) Tenso elevada ou sobretenso: Quando polarizado diretamente, no estado de bloqueio, a tenso de polarizao aplicada sobre a juno J2. O aumento da tenso VAK para valores maiores que a tenso de ruptura direta VBO, fluir uma corrente de fuga suficiente para iniciar o disparo regenerativo. Esse tipo de disparo pode ser destrutivo e deve ser evitado. b) Ao da corrente positiva de gatilho: Se o tiristor estiver diretamente polarizado, a injeo de corrente de gatilho pela aplicao de tenso positiva entre os terminais de gatilho e catodo ir dispar-lo. medida que a corrente de gatilho aumenta, a tenso de bloqueio direta diminui como mostrado na Figura 16. Deve-se observar que h um atraso de tempo, chamado de tempo de disparo (ton), entre a aplicao do sinal de gatilho e a conduo do tiristor.

Figura 16 Caracterstica de corrente e tenso do tiristor para diferentes correntes de gatilho.

c) Taxa de crescimento da tenso direta (dv/dt): Quando reversamente polarizadas, a rea de transio de uma juno comporta-se de maneira similar a um capacitor, devido ao campo criado pela carga espacial. Considerando que praticamente toda a tenso est aplicada sobre a juno J2 (quando o SCR estiver bloqueado e polarizado diretamente), a corrente que atravessa tal juno dada por: iJ 2 = d d d d ( qJ 2 ) = ( ( CJ 2VJ 2 ) ) = VJ 2 ( CJ 2 ) + CJ 2 ( VJ 2 ) dt dt dt dt

Onde CJ2 e VJ2 so a capacitncia e a tenso na juno J2, respectivamente.

22

Se a taxa de crescimento de VAK for grande, a capacitncia diminui, uma vez que a regio de transio aumenta de largura. Entretanto, se a taxa de variao da tenso for suficientemente elevada, a corrente que atravessar a juno pode ser suficiente para levar o tiristor conduo. Uma vez que a capacitncia cresce com o aumento da rea do semicondutor, os componentes para correntes mais elevadas tendem a ter um limite de dv/dt menor. Observe-se que a limitao diz respeito apenas ao crescimento da tenso direta (V AK > 0). A taxa de crescimento da tenso reversa no importante, uma vez que as correntes que circulam pelas junes J1 e J3, em tal situao, no tm a capacidade de levar o tiristor a um estado de conduo. Como se ver adiante circuitos RC em paralelo com os tiristores so utilizados com o objetivo de limitar a taxa de crescimento da tenso direta sobre eles. d) Trmica: Se a temperatura de um tiristor for elevada, haver um aumento no nmero de pares eltrons-lacunas que aumentar a corrente de fuga. Esse aumento na corrente de fuga pode chegar a nveis capazes de disparar o tiristor. Esse tipo de disparo pode causar agitao trmica e normalmente evitado. e) Luz: Se for permitido que a luz atinja as junes de um tiristor, os pares eltronslacunas aumentaro e o tiristor poder ser disparado. Os tiristores ativados por luz (LASCR) so disparados permitindo-se que a luz atinja a pastilha de silcio.

1.10 Bloqueio de um Tiristor Um tiristor que esteja em conduo pode ser desligado pela reduo da corrente direta a um nvel abaixo da corrente de manuteno (IH). Existem vrias tcnicas para o desligamento de um tiristor que sero discutidas posteriormente. Em todas as tcnicas de comutao, a corrente de anodo conservada abaixo da corrente de manuteno por um tempo suficientemente grande, de modo que todos os portadores em excesso nas quatro camadas sejam eliminados ou recombinados. Devido s duas junes pn (J1 e J3) as caractersticas de desligamento seriam similares s de um diodo, exibindo tempo (trr) e corrente de recuperao reversa (Irr). A juno pn (J2) necessita de um tempo, conhecido como tempo de recombinao (trc) para recombinar o excesso de portadores. Este tempo funo da amplitude da tenso reversa aplicada sobre o dispositivo. As curvas caractersticas de bloqueio para um 23

circuito comutado pela rede e por um circuito com comutao forada so mostrados na Figura 17(a) e 18(b), respectivamente. O tempo de desligamento tq a soma do tempo de recuperao reversa trr e do tempo de recombinao trc. Ao trmino do bloqueio uma camada de depleo desenvolve-se sobre a juno J2 e o tiristor recupera a sua capacidade de suportar tenso direta aplicada em seus terminais.

(a)

(b)

Figura 17 Formas de onda para comutao de tiristores. (a) Comutao de linha; (b) Comutao forada.

1.11 Tipos de Tiristores A. Tiristor de Controle de Fase (SCR) Este tipo de tiristor geralmente opera na freqncia da rede e desligado por comutao natural. O tempo de desligamento tq da ordem de 50 a 100s. Este o tiristor mais adequado para aplicaes de comutao em baixa freqncia. Estes dispositivos tambm so conhecidos como retificador controlado de silcio, do ingls, silicon-carbide rectifier SCR. A queda de tenso em conduo varia tipicamente de 1,15V para dispositivos de 600V a 2,5V para os tiristores de 4000V. As taxas de variao de tenso e corrente tpicas dos tiristores so de 1000 V/s e 500 A/s, respectivamente. B. Tiristor de Chaveamento Rpido Esses tiristores so utilizados em aplicaes onde as comutaes ocorrem em freqncias mais rpidas que a comutao natural. Normalmente empregados em choppers (conversores CC-CC) estes tiristores so bloqueados por meio de circuitos 24

auxiliares de comutao forada. O tempo de desligamento destes tiristores de 5 a 50s, dependendo da faixa de tenso. A queda de tenso direta varia inversamente ao tempo de desligamento sendo, portanto, o preo pago pelo aumento na velocidade de bloqueio. C. Tiristor de Desligamento pelo Gatilho (GTO) Um tiristor de desligamento pelo gatilho (do ingls Gate Turn-Off - GTO) pode ser disparado pela aplicao de um sinal positivo de gatilho. Entretanto, ele pode ser desligado por um sinal negativo de gatilho. Um GTO um dispositivo de reteno e pode ser construdo para faixa de tenso e corrente similares quelas de um SCR. As principais vantagens do GTO em relao ao SCR so: (1) a eliminao dos componentes de comutao forada, para aplicaes onde a comutao natural no pode ser efetuada, resultando em reduo dos custos, do peso e do volume do circuito; e, (2) desligamento mais rpido permitindo operao do circuito em freqncias mais elevadas. Em aplicaes de baixas potncias, os GTOs tm como pirncipais vantagens quando comparado aos transistores bipolares: (1) capacidade de bloqueio de tenses mais elevadas; (2) alto ganho em estado de conduo. Um GTO tem baixo ganho durante o seu bloqueio, tipicamente em torno de seis (6), e requer um pulso de corrente negativo relativamente alto para deslig-lo. Ele possui quedas de tenso em conduo mais altas do que os SCRs. D. Tiristor de Triodos Bidirecionais (TRIAC) Um TRIAC pode conduzir em ambos os sentidos e utilizado em controle de fase CA (conversores CA-CA). Ele pode ser considerado como dois SCRs conectados em anti-paralelo com uma conexo de gatilho comum, como mostrado na Figura 18(a). A curva caracterstica de corrente e tenso de um TRIAC mostrada na Figura 18(b).

25

(a)

(b)

Figura 18 Tiristores Triodos Bidirecionais (TRIAC). (a) Diagrama; (b) Curva caracterstica.

Como o TRIAC um dispositivo bidirecional, seus terminais no podem ser designados como anodo e catodo. Se o terminal MT2 for positivo em relao ao terminal MT1, o TRIAC pode ser disparado pela aplicao de um sinal negativo entre o gatilho G e MT1. Se o terminal MT2 for negativo em relao a MT1, ele pode ser disparado pela aplicao de um sinal negativo entre o gatilho G e MT 1. No necessrio que existam ambas as polaridades no sinal de gatilho, pois o TRIAC pode ser disparado com um sinal tanto positivo como com um negativo. Na prtica as sensibilidades variam de um quadrante para outro e os TRIACs normalmente so operados no quadrante I+ (tenso e corrente no gatilho positivas) ou no quadrante III- (tenso e corrente no gatilho negativas). E. Tiristor de Induo Esttica As caractersticas de um tiristor de induo esttica (do ingls Static Induction Thyristor -SITH) so similares quelas de um MOSFET. Um SITH normalmente disparado pela aplicao de tenso positiva no gatilho como os tiristores normais e, desligado pela aplicao negativa em seu gatilho. Um SITH tem velocidade de chaveamento (ou comutao) rpida e capacidade de suportar taxas de variao de corrente (di/dt) e tenso (dv/dt) muito elevadas. O tempo de chaveamento da ordem de 1 a 6 s. F. SCRs ativados por Luz (LASCR)

26

Este dispositivo disparado por radiao direta de luz na pastilha de silcio. Os pares de eltron-lacuna criados devido radiao produzem a corrente de disparo. A estrutura do gatilho projetada para fornecer-lhe sensibilidade suficiente para realizar disparo a partir de fontes prticas de luz (por exemplo LEDs). Os LASCRs so utilizados em aplicaes de tenses e correntes elevadas como em transmisso de corrente contnua em alta tenso (do ingls High Voltage DC -HVDC) e compensao esttica de potncia reativa. Um LASCR oferece isolao eltrica total entre a fonte de disparo por luz e o dispositivo de potncia conectado ao conversor. O di/dt tpico de 250 A/s e o dv/dt pode ser to elevado quanto 2000 V/s. G. Tiristores controlados por FETs (FET-CTH) Um dispositivo tiristor controlado por FET (do ingls FET- Controlled Thyristor) combina um MOSFET e um tiristor em paralelo como mostrado na Figura 19. Se uma tenso suficiente, tipicamente 3V, for aplicada a porta do MOSFET, uma corrente de disparo para o tiristor ser gerada internamente. Com isto este dispositivo apresenta uma velocidade de chaveamento bem como di/dt e dv/dt elevados.

Figura 19 Diagrama do tiristores controlado por FET.

Este dispositivo pode ser disparado como tiristores convencionais, mas no pode ser desligado atravs do controle de porta. H. Tiristores controlados por MOS (MCT) Um tiristor controlado por MOS (do ingls MOS Controlled Thyristor) combina as caractersticas de um tiristor regenerativo de quatro camadas e uma estrutura de gatilho ou de porta MOS. O circuito equivalente mostrado na Figura 20. A estrutura npnp do MCT pode ser representada por um transistor npn (Q1) e um transistor pnp (Q2). A estrutura do gatilho MOS pode ser representada por um MOSFET de canal p

27

(M1) e um de canal n (M2).Devido a sua estrutura npnp, o anodo serve como terminal de referncia em relao ao qual todos os sinais de gatilho so aplicados. Uma tenso de gatilho negativa VGA liga o MOSFET de canal p (M1) fornecendo corrente parta o transistor Q2, colocando o MCT em conduo. Um pulso positivo de gatilho VGA desvia a corrente de excitao da base de Q1, desligando o MCT. Para valores maiores do que os da corrente controlvel, o MCT deve ser bloqueado da mesma forma que um SCR comum. Caso o controle de gatilho seja aplicado nestas condies, o dispositivo pode ser destrudo. Um MCT tem baixa queda de tenso direta durante a conduo; tempo de disparo e desligamento rpidos, tipicamente 0,4 s e 1,25 s, respectivamente; baixas perdas em comutao; baixa capacidade de bloqueio de tenso reversa; alta impedncia de entrada de gatilho, o que simplifica consideravelmente os circuitos de excitao.

Figura 20 Diagrama do MCT.

1.12 Exerccios 1. Desenhe a curva caracterstica de um tiristor e comente as diferenas entre esta curva e a curva caracterstica de um diodo. 2. Quais so os mtodos de disparo de um tiristor. Comente brevemente cada um deles. 3. O que tempo de desligamento de um tiristor. 4. Quais so os tipos de tiristores.

28

3 Transistor bipolar de potncia

O transistor bipolar de potncia foi o primeiro dispositivo semicondutor de potncia controlvel no disparo e no bloqueio. Diferentemente do transistor de sinal, o transistor de potncia tem uma orientao vertical de sua estrutura de camadas. Esta estrutura proporciona uma rea maior atravs da qual a corrente flui, ver Figura 21.

Figura 21 Diagrama da estrutura de um transistor bipolar de potncia.

Os primeiros transistores de potncia tinham como principal limitao em aplicaes de potncia baixa velocidade de comutao. Esta "lentido" com que o componente, ao ser ligado ou desligado, atravessava a sua regio ativa implicava em excessiva dissipao de potncia sobre o mesmo. Quando as melhorias tecnolgicas permitiram realizar tal operao em tempos da ordem de poucos microsegundos, o transistor bipolar de potncia comeou a ganhar um maior nmero de aplicaes vindo a substituir os tiristores em grande nmero delas. O transistor bipolar de potncia um dispositivo semicondutor de trs camadas, pnp ou npn, com duas junes pn, uma juno base-coletor (J1) e uma juno baseemissor (J2), de acordo com a Figura 22. Dentro da faixa de operao, a corrente de coletor (IC) funo do ganho do transistor e de sua corrente de base (IB). Isto implica que qualquer mudana na corrente de base corresponde a uma mudana amplificada na

29

corrente de coletor, para uma dada tenso de coletor-emissor (VCE). A relao entre estas variveis dada por, IC = I B

(a)

(b)

Figura 22 Diagrama do transistor bipolar de potncia. (a) Transistor npn; (b) Transistor pnp.

1.13 Princpio de funcionamento A operao normal de um transistor feita com a juno J1 (base-emissor) diretamente polarizada, e com J2 (base-coletor) reversamente polarizada. No caso de transistores npn, os eltrons so atrados do emissor pelo potencial positivo da base. Esta camada central suficientemente fina para que a maior parte dos portadores possua energia cintica suficiente para atravess-la, chegando regio de transio de J1. Nesta regio os portadores so atrados pelo potencial positivo do coletor, Figura 23. O controle da tenso VBE determina a corrente de base, IB, que, por sua vez, se relaciona com a corrente de coletor IC pelo ganho de corrente do dispositivo.

Figura 23 Operao do transistor bipolar de potncia.

1.14 Curva caracterstica. A curva caracterstica de um transistor de potncia npn (IC versus VCE) mostrada na Figura 24. Existem trs regies de operao de um transistor: a regio de corte (bloqueio), a regio ativa, e a regio de saturao. Na regio de corte o transistor

30

encontra-se desligado, ou seja, a corrente de base no suficiente para lig-lo e ambas as junes encontram-se reversamente polarizadas. Na regio ativa, o transistor opera como um amplificador, no qual a corrente de coletor a corrente de base amplificada por um ganho . A tenso coletor-emissor diminui com o aumento da corrente de base. Nesta regio a juno base-coletor est reversamente polarizada e a juno base-emissor est diretamente polarizada. Na regio de saturao a corrente de base suficientemente grande para que a tenso coletor-emissor seja levada a valores muito baixos e o transistor opere como se fosse uma chave fechada. Observa-se que o transistor possui dois pontos de ruptura. A ruptura alcanada com o aumento da tenso, quando a ruptura por avalanche ou primeira ruptura ocorre. Uma tenso reversa coletor-emissor faz com que a juno base-emissor seja rompida mesmo para baixos valores (em torno de 10 V). Portanto, ao contrrio dos diodos ou tiristores, o transistor no pode ser operado de modo reverso. A conexo de um diodo em srie com o transistor assegura que o mesmo no seja destrudo quando tenso reversa aplicada sobre ambos. Em alguns casos um diodo em antiparalelo pode ser utilizado. O transistor pnp apresenta uma curva caracterstica semelhante, todavia, as tenses e correntes possuem sentido contrrio. Outro ponto de ruptura ocorre quando o dispositivo alcana sua mxima potncia. Nesta regio, chamada de segunda ruptura, o transistor conduz valores elevados de corrente e a tenso aplicada sobre o mesmo tambm grande.

(a)

31

(b) Figura 24 Caracterstica iC versus vCE do transistor bipolar de potncia. (a) Terico. (b) Transistor FJP3307D (8A/400V).

Na prtica, para aplicaes de potncia, o transistor opera como uma chave, isto , ou em bloqueio (chave aberta), ou saturado (chave fechada).

1.15 rea de operao segura A rea de Operao Segura representa a regio do plano VCE x IC dentro da qual o transistor bipolar de potncia pode operar sem ser danificado, ou seja, sem que nenhum dos seus limites seja alcanado. A Figura 25 mostra uma forma tpica de rea de Operao Segura. Observa-se que a rea de operao segura limitada por quatro curvas: (1) a fronteira definida pela letra a representa a mxima corrente de coletor capaz de ser conduzida pelo dispositivo; (2) a fronteira definida pela letra b representa a mxima potncia dissipvel pelo transistor (limitao trmica); (3) a fronteira definida pela letra c representa a mxima potncia suportada pelo transistor; e, (4) a fronteira definida pela letra d representa a mxima tenso suportada pelo transistor. Para operao do transistor em modo de conduo contnua, normalmente na regio ativa, a rea de operao segura representada pela regio em cinza no grfico da Figura 25(a). Para operao do transistor como chave a corrente de coletor atravs do transistor apresenta um comportamento pulsado. Devido existncia de capacitncias trmicas intrnsecas ao silcio e o encapsulamento, a rea de operao segura pode ser expandida de acordo com o perodo em que os pulsos de corrente de coletor ocorrem. Para pulsos repetitivos deve-se analisar o comportamento trmico do componente

32

para uma dada aplicao. Para o caso de um nico pulso no-repetitivo, a expanso da rea de operao segura pode ser utilizada diretamente.

(a)

(b)

(c) Figura 25 rea de Operao Segura do transistor bipolar de potncia. (a,b) Terico. (c) Transistor FJP3307D (8A/400V).

A Figura 25(b) mostra uma curva caracterstica de um transistor e a sua rea de operao segura.

1.16 Caractersticas estticas Considerando-se que o transistor opere em baixas e mdias freqncias, quase toda a perda do transistor dada pelas suas perdas em conduo. Nestas circunstncias as perdas so definidas como, PT ( on ) = iC vCE ( on ) Onde a corrente atravs do coletor, iC, e a tenso sobre o transistor, vCE(on), podem variar no tempo. O modelo do transistor em conduo pode ser o mesmo utilizado pelo diodo, 33

mostrado na Figura 21(a) onde o transistor modelado por uma queda de tenso constante. O modelo da Figura 21(b) representa o transistor por uma queda de tenso constante somada queda proporcionada pela resistncia de conduo do transistor. Portanto, vCE ( on ) (t ) = VCEo Ou vCE ( on ) (t ) = VCEo + rT i (t )

(a)

(b)

Figura 26 Modelos estticos para transistor bipolar de potncia. (a) Queda de tenso constante; (b) Queda de tenso em funo da corrente.

1.1.1

Exerccios

1. Descreva a estrutura de um transistor bipolar. 2. Desenhe a curva caracterstica de um transistor bipolar de potncia e descreva as regies que a compem. 3. O que a rea de operao segura de um transistor bipolar de potncia. Esboar graficamente. 4. Quais so as curvas que limitam a rea de operao segura. 5. Esboe o modelo esttico do transistor que leva em considerao a influncia da corrente de coletor do transistor. 6. Esboe a caracterstica iC versus vCE durante o processo de entrada em conduo.

34

4 O transistor de efeito de campo de semicondutor de xido metlico (MOSFET)

O transistor de efeito de campo de semicondutor de xido metlico (Metal Oxide Semiconductor Field Effect Transistor - MOSFET) de potncia com capacidade aprecivel de conduo de corrente e de tenso de bloqueio, ou seja, potencialmente capaz de ser utilizado em aplicaes de Eletrnica de Potncia encontra-se disponvel desde o incio da dcada de 80. Este dispositivo tem-se tornado largamente utilizado como transistor de potncia e, de fato tem substitudo o transistor bipolar de potncia em muitas aplicaes, especialmente naquelas em que grande velocidade de chaveamento necessria. Os MOSFETs operam sob diferentes mecanismos fsicos que os transistores bipolares e uma clara compreenso destas diferenas essencial para a efetiva utilizao de ambos. O MOSFET uma chave de atuao rpida em nveis de potncia. Diferentemente do transistor bipolar, que controlado por corrente, o MOSFET um dispositivo controlado por tenso. A Figura 27 mostra o smbolo que representa o MOSFET. Neste diagrama pode-se observar a existncia de trs terminais denominados de dreno (D), porta (P) e fonte (F). De acordo com esta figura os terminais principais conectados ao circuito de potncia so os terminais dreno e fonte, sendo que a corrente no transistor flui no sentido dreno-fonte quando uma tenso positiva aplicada no terminal porta.

Figura 27 Diagrama do MOSFET de potncia.

1.17 Princpio de funcionamento

35

A estrutura bsica do MOSFET lateral de baixa potncia mostrada na Figura 28 e utilizada para ilustrar o mecanismo de funcionamento do MOSFET. As regies n+ da fonte (source - S) e do dreno (drain - D) encontram-se difusas ou implantadas num substrato de silcio tipo P relativamente pouco dopado, e uma fina camada de Dixido de Silcio isola a porta (gate - G), normalmente construda de Alumnio, da superfcie de silcio. Nenhuma corrente flui entre as regies do dreno e da fonte sem que um canal n seja formado entre eles, uma vez que ambos tm em seu caminho duas junes pn opostas e conectadas em srie.

Figura 28 Estrutura do MOSFET lateral.

Quando uma tenso positiva com relao fonte aplicada porta, cargas positivas so criadas no metal (Alumnio). Em resposta a estas cargas, cargas negativas so induzidas na regio de silcio prxima a porta. Isto resulta na formao de uma regio de depleo contendo uma fina camada de eltrons mveis. Pode-se dizer que a aplicao de uma tenso positiva na porta inverte uma poro do silcio tipo P, formando um canal n com baixa resistncia aos eltrons. Este canal n permite que a corrente flua livremente entre os terminais do dreno (D) e da fonte (S). Observa-se que, de acordo com o que foi descrito acima, um importante parmetro nos MOSFETs a tenso limiar definida como VGS(Th). Este parmetro corresponde a menor tenso positiva aplicada porta do MOSFET que capaz de induzir um canal n. Com uma tenso inferior a VGS(Th) aplicada a porta o MOSFET permanece bloqueado. Esta estrutura mostrada na Figura 28 uma estrutura horizontal, ou lateral, que possui graves limitaes associadas com o aumento da rea de substrato, o que a torna economicamente invivel para utilizao em grandes correntes. Para aplicaes onde

36

nveis de correntes maiores so necessrios a estrutura vertical, conhecida como VDMOS preferida, Figura 34.

Figura 29 Estrutura do VDMOS, MOSFET vertical.

Na primeira observao da Figura 29, parece no existir modo algum para que a corrente circule entre os terminais do dreno e da fonte. No existe meio para que haja uma injeo de portadores minoritrios na regio onde encontra-se o silcio tipo P atravs do terminal da porta, pois este isolado da regio tipo P. Entretanto, tal como no MOSFET lateral, a aplicao de uma tenso positiva na porta converter uma poro do silcio abaixo da porta em um canal tipo n, o qual conecta o terminal da fonte com o terminal do dreno. Muitos aspectos da estrutura do MOSFET podem ser observados. Primeiramente, a fonte construda por milhes de pequenas reas com formato de polgonos que esto conectadas em paralelo e circundadas pela regio da porta. A forma geomtrica da regio da porta tem influncia na resistncia de conduo do MOSFET. Em segundo lugar, existe um transistor bipolar npn parasita entre os terminais da fonte e do dreno, como mostrado na Figura 29. A regio tipo P serve como base deste transistor parasita. Para reduzir a probabilidade deste transistor permanecer em conduo, a regio P curto-circuitada com a regio da fonte atravs da sobreposio destas regies durante a fabricao do MOSFET. Como resultado disto, forma-se um diodo parasita conectado entre os terminais fonte e dreno, conforme mostrado na Figura 29. Este diodo pode ser muito til em algumas aplicaes como, por exemplo, em fontes de telecomunicao,

37

onde conversores CC-CC isolados do tipo full-bridge so largamente utilizados. Em terceiro lugar, existe uma sobreposio entre a metalizao da porta e a regio n-. Esta sobreposio tem dois propsitos: o primeiro melhorar a condutividade da regio nformando uma camada de acumulao e ajudando a minimizar a resistncia de conduo; o segundo manter a curvatura na regio de depleo quando o MOSFET esta bloqueado, evitando que a regio de depleo torne-se muito estreita e a capacidade de bloquear tenses do MOSFET seja reduzida. A Figura 30 mostra estes fenmenos.

(a) (b) Figura 30 Fenmenos da estrutura do MOSFET. (a) Camada de acumulao; (b) Camada de depleo.

1.18 Curva caracterstica A curva caracterstica do MOSFET mostrada na Figura 31. Para assegurar uma queda de tenso dreno-fonte pequena em seu estado de conduo, minimizando as perdas, a tenso aplicada porta deve possuir um valor elevado, normalmente 15 V. Este valor de tenso suficiente para garantir que o transistor opere na regio de resistncia constante, onde a corrente de dreno seja limitada acima da corrente de carga definida pelo circuito. Todavia, a mxima tenso permitida no terminal porta fica em torno de 20 V. Tenses acima deste valor podem causar danos irreparveis ao transistor. O dixido de silcio que isola a porta do corpo do transistor um isolante com corrente de fuga praticamente desprezvel. Uma vez que a carga da porta estabelecida, no existe mais corrente de porta. Portanto, pode-se dizer que o MOSFET apresenta um ganho muito grande entre a potncia do circuito de controle e os terminais do transistor. A ausncia de carga armazenada no interior do dispositivo fornece a possibilidade de um chaveamento mais rpido do que dos demais transistores. A resistncia de 38

conduo do MOSFET uma funo do valor da tenso de ruptura direta destes dispositivos. Assim, os MOSFETs so largamente utilizados para tenses abaixo de 500V, apresentando caractersticas incomparavelmente superiores que outros dispositivos nesta faixa de tenso. Todavia, para tenses mais elevadas, as perdas em conduo dos MOSFETs comprometem o seu desempenho.

(a)

(b)

Figura 31 Caracterstica iD versus vDS do MOSFET de potncia. (a) Terico; (b) MOSFET IRFP460 (20A/600V).

Em alguns casos o diodo intrnseco torna-se um obstculo, pois o seu tempo de recuperao reversa equivale ao tempo de recuperao reversa de um diodo genrico e, portanto, este diodo deve ser evitado em aplicaes como inversores de tenso que comutem em altas freqncias acima de 10 kHz. O MOSFET de potncia pode ser controlado diretamente de circuitos microeletrnicos (CMOS). Acima de aproximadamente 100 V as perdas em conduo dos MOSFETs tornam-se maiores do que as perdas de conduo dos transistores bipolares, entretanto, como as perdas em comutao (chaveamento) dos MOSFETs so muito menores, os MOSFETs ainda apresentam maior eficincia. O MOSFET tem um coeficiente de temperatura positivo, permitindo com que a conexo em paralelo destes dispositivos seja relativamente simples. 1.19 Limitaes e rea de operao segura O MOSFET apresenta duas tenses que no devem ser

39

excedidas, so elas: VGS(Max) e BVDSS. A mxima tenso porta-fonte (VGS(Max)) determinada pelo fato de que o xido SiO2 que isola a porta no pode ser quebrado pela aplicao da tenso positiva na porta. Valores tpicos para VGS(Max) ficam em torno de 20 e 30 V. Deve-se observar que alm da fonte de tenso utilizada pelo circuito de acionamento (drive) cargas estticas podem provocar surtos de tenso que podem superar o valor de VGS(Max) vindo a danificar o dispositivo semicondutor. Por outro lado, a mxima tenso drenofonte (BVDSS) a maior tenso que o MOSFET pode suportar sem que ocorra a sua ruptura por avalanche da juno pn formada entre a regio do dreno e a regio P do MOSFET. A rea de Operao Segura (SOA) de um MOSFET mostrada na Figura 32. Trs fatores determinam a SOA do MOSFET: a sua mxima corrente de dreno, ID(Max); a temperatura de juno, Tj, a qual governada pela dissipao de potncia do dispositivo; e a tenso mxima suportada pelo dispositivo, BVDSS. Deve-se observar que o MOSFET no apresenta segunda ruptura como os transistores bipolares de potncia.

Figura 32 rea de Operao Segura do MOSFET de potncia.

1.20 Caractersticas estticas Exceto em altas freqncias, quase toda a potncia dissipada em um MOSFET ocorre quando o dispositivo encontra-se em conduo. A potncia instantnea dissipada dada por, 40

PMOSFET ( on ) = I 0 2 rDS ( on ) A resistncia de conduo possui vrios componentes,

entretanto, para tenses BVDSS maiores que algumas centenas de volts, a resistncia Rd predominante. Uma estimativa otimista da resistncia especfica (.cm2) do MOSFET dada por, Rd A = 3 107 BVDSS Onde A a rea transversal por onde a corrente de dreno (iD) circula.

Figura 33 Distribuio da resistncia de conduo do MOSFET de potncia.

1.1.2

Caractersticas dinmicas

Os MOSFETs so intrinsecamente mais rpidos do que os transistores bipolares porque no h excesso de portadores minoritrios para ser movidos para dentro e para fora do dispositivo quando este entra em conduo ou em bloqueio. As nicas cargas que devem ser movidas so as cargas das capacitncias intrnsecas e da camada de depleo, as quais so vistas na seco transversal do MOSFET mostrado na Figura 39. Estas capacitncias podem ser modeladas pelo circuito equivalente do MOSFET, Figura 40, o qual vlido quando o MOSFET encontra-se em bloqueio ou na regio ativa.

41

Figura 34 Capacitncias intrnsecas do MOSFET de potncia.

A capacitncia entre o dreno e a fonte no includa no circuito equivalente pois esta no afeta as caractersticas de chaveamento do MOSFET. Todavia, esta capacitncia deve ser considerada para projetos de circuitos de snubber e para o levantamento das perdas do dispositivo.

(a)

(b)

(c)

Figura 35 Circuito equivalente do MOSFET de potncia.

A fonte de corrente controlada por tenso iD definida como, 0, para vGS < vGS (Th ) iD (t ) = g m ( vGS vGS (Th ) ) , para vGS vGS (Th ) Este mtodo para considerar a corrente de dreno na regio ativa sugerido pelo fato de que a curva de caracterstica de transferncia pode ser aproximadamente linear, Figura 36. 42

(a)

(b)

Figura 36 Curva caracterstica de transferncia do MOSFET de potncia. (a) Terico; (b) MOSFET IRFP460 (20A/600V).

A inclinao da curva de transferncia na regio ativa a prpria transcondutncia gm. O MOSFET entra na regio hmica quando, 0 < vDS vGS vGS (Th ) Em fontes chaveadas onde vGS >> vGS (Th ) , quando o dispositivo esta em conduo, o critrio para entrada na regio hmica pode ser simplificado como, vDS vGS Na regio hmica o modelo da fonte de corrente controlada no mais vlido e o modelo passa a ser como mostrado na Figura 40(b). Uma resistncia rDS(on) includa no modelo para computar as perdas hmicas, as quais surgem principalmente na regio n- . Existem perdas ohmicas nas resistncias de conduo do canal n, mas estas so muito menores se comparadas s perdas na regio n-. Deve-se observar tambm que as capacitncias Cgs e Cgd no so constantes, mas variam com a tenso atravs das mesmas. A variao mais significante ocorre com a capacitncia Cgd porque a tenso atravs desta capacitncia, vDS apresenta uma excurso muito maior do que a tenso aplicada na porta, ou seja, em Cgs.

1.21 Formas de onda de chaveamento

43

A carga indutiva para o circuito da Figura 37(a) tambm modelada como uma fonte de corrente constante I0 que se encontra em paralelo com o diodo de roda-livre Df. O MOSFET substitudo pelo seu circuito equivalente para regio ativa (modelo). A porta comandada por uma fonte de tenso VGG em srie com uma resistncia RG. Para manter a anlise simples, considera-se que o diodo Df um diodo ideal, ou seja, no apresenta corrente de recuperao-reversa. As formas de onda para a entrada em conduo do MOSFET so mostradas na Figura 37(b), onde a tenso da fonte VGG uma funo degrau que varia instantaneamente seu valor para o instante t = 0. 0, para t < 0 vGG (t ) = VGG , para t 0 Considera-se que VGG>>VGS(Th).

(a)

(b)

Figura 37 Formas de onda para entrada em conduo do MOSFET de potncia.

44

Durante o tempo de atraso de entrada em conduo (td(on)), a tenso vGS cresce de zero at o valor VGS(Th) devido a corrente que flui atravs das capacitncias Cgs e Cgd, Figura 38(a,b,c). A taxa de crescimento de vGS praticamente linear, embora vGS faa parte de uma curva exponencial cuja constante de tempo seja definida por,

1 = RG ( Cgs + Cgd1 )
Aps alcanar o valor de VGS(Th) a tenso vGS continua a crescer. A corrente no dreno iD passa a crescer (linearmente) de acordo com a curva caracterstica de transferncia, Figura 36. Portanto, o circuito equivalente da Figura 35(a) usado, sendo que o circuito completo e as formas de onda so mostradas na Figura 38(d,e,f). A tenso dreno-fonte vDS permanece grampeada em Vd enquanto a corrente iD for menor do que a corrente de carga I0, Figura 38(g,h,i). O tempo necessrio para que iD aumente de zero at o valor de I0 definido como tempo de subida da corrente, tri. Uma vez que o MOSFET esteja conduzindo toda a corrente de carga, mas ainda esteja na regio ativa, a tenso vGS temporariamente grampeada ao valor VGS,Io. Este valor de tenso o valor da curva caracterstica de transferncia (Figura 36) o qual necessrio para manter iD=I0. Neste momento toda a corrente da porta flui atravs de Cgd, isto faz com que a taxa de decaimento de vDS seja dada por, i d d vDS = vdg = G dt dt Cgd Onde, iG = E, portanto, V V d vDS = GG GS ,Io dt RG Cgd O decaimento de vDS ocorre em dois intervalos distintos, tfv1 e tfv2. O primeiro intervalo corresponde passagem do MOSFET atravs da regio ativa (Figura 38(j,k,l)), onde Cgd= Cgd1. O segundo intervalo corresponde passagem pela regio hmica (Figura 38(m,n,o)), onde o circuito equivalente corresponde ao circuito da Figura 35(b), e Cgd= Cgd2. Uma vez que a tenso vDS completou sua queda, a tenso vGS no esta mais grampeada e continua a crescer exponencialmente at alcanar seu valor final que VGG VGS ,Io RG

45

igual a VGG, Figura 38(p,q,r). A constante de tempo dada por,

2 = RG ( Cgs + Cgd 2 )
Simultaneamente a corrente na porta decai a zero com a mesma constante de tempo. Aps a corrente de porta (iG) ter decrescido at zero, o MOSFET encontra-se em conduno, Figura 38(s,t,u).

(a)

(b)

(c)

(d)

(e)

(f)

46

(g)

(h)

(i)

(j)

(k)

(l)

(m)

(n)

(o)

47

(p)

(q)

(r)

(s)

(t)

(u)

Figura 38 Etapas para entrada em conduo do MOSFET de potncia.

O processo de bloqueio do MOSFET envolve a seqncia inversa de eventos que ocorrem durante a entrada em conduo. As formas de onda para o bloqueio so mostradas na Figura 39.

48

Figura 39 Formas de onda para bloqueio do MOSFET de potncia.

As formas de onda e os tempos de chaveamento variam e so dependentes do valor da tenso VGG, a qual pode ser feita negativa para acelerar o processo de bloqueio. Alm disto, o valor de RG pode ser feito diferente para entrada em conduo e para o bloqueio.

1.22 Exerccios 1. Desenhe a estrutura de um MOSFET lateral e descreva o funcionamento do mesmo, antes e aps a aplicao de um potencial positivo no terminal porta. 2. O que tenso limiar VGS(Th) de um MOSFET? 3. Desenhe a estrutura de um MOSFET vertical e localize o transistor e o diodo parasita presente nesta estrutura. Explique por que deve-se eliminar o transistor bipolar parasita e onde o diodo parasita pode ser usado. 4. Qual o propsito da existencia de uma sobreposio entre a metalizao da porta e a regio n-. 5. Desenhe a curva caracterstica do MOSFET, definindo as suas regies.

49

6. Alm da tenso de ruptura (BVDSS) qual outra tenso no deve ser excedida em um MOSFET de potncia. 7. Desenhe a rea de operao segura de um MOSFET de potncia e descreva a principal diferena entre esta e a rea de operao segura de um transistor bipolar de potncia. 8. A resistncia de conduo de um MOSFET funo de qual parmetro limitador da SOA do MOSFET. 9. Esboe os circuitos equivalentes do MOSFET e definida as condies para que os mesmos sejam utilizados. 7. Esboe as formas de onda do MOSFET durante sua entrada em conduo e explique as etapas que ocorrem durante este processo. 8. Esboe a caracterstica iD versus vDS durante o processo de entrada em conduo.

50

5 O transistor bipolar de porta isolada (IGBT)

O transistor bipolar e o transistor de efeito de campo de xido metlico semicondutor (MOSFET) de potncia possui caractersticas que, de alguma forma, se complementam. Os transistores bipolares possuem baixa perda em conduo, porm apresentam tempos de chaveamento (comutao) longos, especialmente durante o bloqueio. Por outro lado, MOSFETs podem ser chaveados mais rapidamente, mas as suas perdas em conduo so maiores, particularmente para dispositivos com capacidade de tenso de bloqueio de de algumas centenas de volts. Estas observaes levaram os a tentativas de se combinar em estruturas monolticas (no mesmo substrato) transistores bipolares e MOSFETs ou ainda, combinar em um nico dispositivo as qualidades de ambos. Estas tentativas resultaram no desenvolvimento do transistor bipolar de porta isolada (Insulated Gate Bipolar Transistor - IGBT), o qual tem se tornado o dispositivo escolhido para a maioria das novas aplicaes de eletrnica de potncia e tambm ganhado espao onde antigamente outros dispositivos eram utilizados.

1.23 Estrutura bsica A estrutura de um IGBT com canal n mostrada na Figura 40. Esta estrutura muito similar com a estrutura de um MOSFET vertical, Figura 29, sendo que a principal diferena entre estas estruturas a presena de uma camada p+ que encontra-se adjacente ao dreno do IGBT. Esta camada forma uma juno pn (J1), a qual injeta portadores minoritrios na regio que corresponde ao dreno do MOSFET vertical que intrnseco (incluso) a estrutura do IGBT. Pode ser observado na Figura 40 que a estrutura do IGBT apresenta um tiristor parasita. A entrada em conduo deste tiristor indesejvel e, vrios detalhes estruturais da geometria do IGBT, principalmente na regio p que forma as junes J2 e J3, so diferentes do que mostrado na Figura 40 no intuito de minimizar a possibilidade do disparo do tiristor parasita.

51

Deve-se salientar que a camada n+ localizada entre a regio p+ e a regio n- no essencial para a operao do IGBT. Os IGBTs que apresentam esta camada so chamados de PT-IGBTs, onde PT significa Punch-Through que pode ser traduzido como empurro. Os IGBTs que no apresentam a camada n+, por outro lado, so chamados de NPT-IGBTs, onde NPT significa Non-Punch-Through que pode ser traduzido como sem empurro. Se a densidade de dopagem e a espessura desta camada forem escolhidas adequadamente, a presena da camada n+ pode melhorar significativamente o desempenho de chaveamento do IGBT.

Figura 40 Estrutura de um IGBT com canal n.

O smbolo de um IGBT de canal n mostrado na Figura 41. Os sentidos das setas so vlidos para o IGBT de canal n, sendo que estes sentidos so invertidos para o IGBT de canal p.

(a)

(b)

Figura 41 Smbolo de um IGBT com canal n.

1.24 Curva Caractersticas A curva caracterstica de um IGBT de canal n mostrada na Figura 42(a). No primeiro quadrante (iD e vDS positivos) as curvas caractersitcas so qualitativamente 52

similares quelas dos transistores bipolares, exceto que o parmetro de controle uma tenso (vGS), ao invs de uma corrente. A caracterstica de um IGBT de canal p a mesma exceto que as polaridades de tenso e corrente so invertidas.

(a)

(b)

(c)

(d)

Figura 42 Curva caracterstica de um IGBT com canal n. (a) Caracterstica iD x vDS; (b) Caracterstica de transferncia, iD x vGS; (c) Caracterstica iD x vDS e (d) Caracterstica de transferncia, iD x vGS para IGBT da Intersil HGTP12N60B3 (27A/600V).

A juno denominada de J2 (Figura 43 (a)) tem capacidade para bloquear qualquer tenso direta quando o IGBT encontra-se em bloqueio. A tenso de bloqueio reversa indicada na curva caracterstica i-v pode ser feita to grande quanto for a tenso de bloqueio direta se o dispositivo for fabricado sem a camada n+ (NPT-IGBT). Tal capacidade de bloqueio de tenso reversa pode ser muito til em alguns tipos de circuitos de corrente alternada (CA). A juno denominada de J1 (Figura 43(a)) a juno de bloqueio reverso. Entretanto, se a camada n+ estiver presente na estrutura do IGBT (PT-IGBT), a tenso

53

de bloqueio J1 reduzida significativamente para algumas dezenas de volts. Assim, o IGBT no possui mais a capacidade de bloqueio reverso. A curva caracterstica de transferncia do IGBT (Figura 42(b)) idntica a curva caracterstica de transferncia do MOSFET.

(a)

(b)

Figura 43 Estrutura de um IGBT com canal n. PT e NPT.

1.25 Princpio de Operao do Dispositivo Estado de bloqueio: desde que o IGBT basicamente um MOSFET com uma camada p a mais, a tenso porta-fonte (vGS) controla o estado do dispositivo. Quando vGS menor do que a tenso limiar de porta (vGS(Th)), no existe nenhuma camada de inverso (canal n) para conectar o dreno e a fonte e, portanto, o dispositivo esta bloqueado. A tenso dreno-fonte positiva esta aplicada sobre a juno J2 e apenas uma pequena corrente de fuga flui atravs do dispositivo. Este estado de bloqueio essencialmente idntico ao estado de bloqueio do MOSFET. Estado de conduo: quando a tenso vGS excede a tenso limiar de porta (vGS(Th)), uma camada de inverso (canal n) formada abaixo da porta do IGBT. Esta camada de inverso curto-circuita a regio n- com a regio n+ da fonte, exatamente como no MOSFET. Uma corrente de eltrons flui atravs da camada de inverso (canal n), Figura 43, o que provoca uma injeo substancial de lacunas da regio p+ do dreno na regio n-, como indicado na Figura 43. As lacunas injetadas movem-se atravs da regio n- alcanando a regio p adjacente a fonte. Assim que as lacunas alcanam a regio p,

54

suas cargas atraem eltrons da metalizao da fonte (S) e o excesso de lacunas recombinado, formando pares lacuna-eltrons. Da descrio da operao do IGBT pode-se desenvolver um modelo, ou circuito, equivalente conforme mostrado na Figura 44. O circuito equivalente modela o IGBT como uma conexo Darlington entre um transistor pnp e um MOSFET, onde o MOSFET opera no papel do acionamento do transistor pnp que esta no papel de transistor principal da configurao. Um outro modelo mais completo mostrado na Figura 44 onde dois transistores, um pnp e um npn, fazem parte do modelo. Estes dois transistores representam com maior exatido a existncia de um tiristor parasita na estrutura do IGBT.

(a)

(b)

Figura 44 Modelo de um IGBT com canal n. (a) Configurao Darlington; (b) Presena do tiristor parasita.

1.26 Travamento do IGBT Causas do travamento: o travamento ocorre quando o transistor npn, mostrado na Figura 43(b), entra em conduo. Este transistor intrnseco pode ser acionado por meio de uma queda de tenso no sentido lateral na regio p adjacente ao terminal da fonte. Uma vez que este transistor (npn) entra em conduo, estando o transistor pnp previamente no estado de conduo, forma-se uma estrutura similar a do modelo de dois transistores de um tiristor (apresentada na aula 2). Nestas condies a tenso da porta no mais controla o dispositivo, sendo que esta pode ser removida sem que o dispositivo seja bloqueado. Este modo de operao indesejvel deve ser evitado. Existem vrios passos a serem tomados pelo usurio do IGBT para evitar o seu travamento, da mesma forma que tambm existem medidas adotadas pelos fabricantes para evitar que o travamento ocorra. O usurio deve projetar o circuito onde encontra-se o IGBT de modo que no hajam sobrecorrentes que excedam o valor mximo da corrente de dreno (ID(Max)) que possam causar o travamento do IGBT. Todavia 55

impossvel evitar por completo a possibilidade de travamento do IGBT. Outra medida a ser adotada a reduo da velocidade de bloqueio do IGBT. Isto faz com que ocorra uma reduo da taxa de crescimento da regio de depleo em torno da juno J 2. Modificaes na geometria e na estrutura do IGBT tambm fazem parte das medidas adotadas pelos fabricantes para evitar o travamento.

1.27 Caractersticas dinmicas Entrada em conduo: as formas de onda de um IGBT durante o processo de entrada em conduo so mostradas na Figura 45. Observa-se que h uma semelhana com as formas de onda do processo de entrada em conduo do MOSFET, o que esperado, uma vez que o IGBT comporta-se como um MOSFET durante quase todo o seu processo de entrada em conduo. Diferentemente do MOSFET, o intervalo tfv2, funo de dois fatores principais, a capacitncia Cgd e a entrada em conduo do transistor pnp. Este ltimo fator faz com que o intervalo tfv2 seja um pouco mais longo no IGBT quando comparado ao mesmo intervalo no MOSFET.

Figura 45 Formas de onda para entrada em conduo do IGBT.

Bloqueio: as formas de onda de um IGBT durante o processo de bloqueio so mostradas na Figura 46. Os intervalos td(off) e trv so governados pelo MOSFET 56

intrinseco e, portanto, as formas de onda so semelhantes a do bloqueio de um MOSFET para estes dois intervalos. A maior diferena no bloqueio ocorre na queda de corrente de dreno (ID), a qual apresenta dois intervalos distintos. Um intervalo onde ocorre uma queda rpida (tfi1) de ID, que corresponde ao bloqueio do MOSFET intrnseco; e, um intervalo onde a queda mais lenta da corrente ID, tfi2, que corresponde ao bloqueio do transistor bipolar pnp intrnseco. Neste intervalo a corrente de dreno comumente denominada de corrente de cauda. Os IGBTs do tipo PT-IGBT e os NPT-IGBTs apresentam maneiras distintas para reduzir este fenmeno da corrente de cauda, onde normalmente os PT-IGBTs apresentam maior reduo do mesmo.

Figura 46 Formas de onda para bloqueio do IGBT.

1.28 Limitaes e rea de operao segura A corrente mxima de dreno ID(Max) definida para que o travamento do IGBT seja evitado. Como no MOSFET tambm existe uma tenso mxima de porta-fonte VGS(Max). A mxima tenso dreno-fonte definida pela mxima tenso suportada pelo transistor pnp intrnseco.

57

O IGBT apresenta uma rea de operao segura (SOA) robusta. A rea para polarizao direta mostrada na Figura 47(a) e corresponde a FBSOA do MOSFET. A rea de operao segura para polarizao reversa RBSOA diferente da FBSOA e mostrada na Figura 47(b).

(a)

(b)

Figura 47 rea de Operao Segura do IGBT. (a) FBSOA; (b) RBSOA.

1.29 Exerccios 1. Explique por que as caractersticas do transistor bipolar de potncia e do MOSFET de potncia se complementam. 2. Desenhe a estrutura de um IGBT e descreva o funcionamento do mesmo, antes e aps a aplicao de um potencial positivo no terminal porta. 3. O que so IGBTs do tipo Punch-Through (PT-IGBT) ? 4. O que so IGBTs do tipo Non-Punch-Through (NPT-IGBT) ? 5. Como comportamento quanto a capacidade de bloqueio de tenso reversa dos PTIGBTs e dos NPT-IGBTs. 6. Explique o que travamento do IGBT e por que este fenmeno deve ser evitado. 7. Desenhe as formas de onda de bloqueio de um IGBT e descreva as etapas que ocorrem durante este processo. 8. Desenhe a curva caracterstica do IGBT e descreva as limitaes de operao do IGBT.

58

6 Capacidade dos Semicondutores de Potncia

As caractersticas dos dispositivos e as suas capacidades so de suma importncia e esto intimamente relacionadas com as propriedades eltricas e trmicas dos semicondutores. As propriedades e os aspectos do projeto trmico dos dispositivos semicondutores so muito semelhantes para todos. Uma abordagem unificada utilizada, uma vez que os fabricantes utilizam o conceito do dispositivo semicondutor ser representado termicamente por uma juno pn virtual. Esta juno considerada como fonte de todas as perdas, as quais compreendem perdas durante o estado de conduo e o estado de bloqueio, bem como as perdas de chaveamento (comutao). No somente as caractersticas de dissipao de potncia so similares para todos os semicondutores, mas tambm a mxima capacidade eltrica dos mesmos.

1.30 Capacidade mxima geral para dispositivos semicondutores Os mximos valores permitidos de corrente, tenso e potncia dissipada so definidos como a capacidade mxima de um dispositivo. Estes valores mximos absolutos so muito importantes e o dispositivo no deve experimentar uma condio de operao na qual nenhum destes limites seja excedido. Caso contrrio, a vida til do dispositivo semicondutor significativamente reduzida. Geralmente, nos piores casos, o dispositivo pode exceder apenas um dos limites de capacidade num determinado instante. A capacidade muito dependente do material utilizado pelo semicondutor, a estrutura do semicondutor, o modo e o processo empregado durante a sua fabricao. A nica propriedade inerente nestas caractersticas fsicas a dependncia da temperatura e a interao nas propriedades eltricas. Ento a capacidade mxima normalmente baseada na variao das caractersticas eltricas que surgem com as variaes criadas. Devido a esta correlao das propriedades, diferentes capacidades mximas no podem ser consideradas independentemente. Da mesma forma que, capacidades so fortemente dependentes das condies do circuito externo onde o dispositivo encontra-se inserido.

59

Capacidade de Tenso: o limite absoluto de tenso caracterizado por um aumento agudo na corrente de fuga que precede a ruptura por avalanche da juno reversamente polarizada. Uma vez que a corrente de fuga aumenta com a temperatura, a capacidade mxima de tenso deve ser selecionada de forma que no ocorra o aumento ilimitado de temperatura (thermal runaway). Capacidade de Corrente direta: o limite de conduo de corrente usualmente especificado aps considerarem-se os seguintes fatores: (i) a corrente na qual a temperatura da juno no excede o seu limite; (ii) a corrente na qual os contatos e os terminais internos do dispositivo semicondutor no evaporam; (iii) e, a capacidade de corrente dos contatos externos do dispositivo. Capacidade de Elevao de Temperatura: a mxima temperatura permitida na juno (Tj,Max) dependente da qualidade do material utilizado no semicondutor e do tipo da juno. A mxima temperatura permitida na juno tambm um compromisso entre a reduo de confiabilidade que surge com a deteriorao e a acelerao da vida til (Lt) da juno. A relao aproximada entre estes fatores dada por, log Lt = A + B Tj

Onde, A e B so constantes que esto relacionadas com o tipo de dispositivo. Capacidade de Potncia: a potncia dissipada em um semicondutor convertida em energia trmica a qual produz uma elevao de temperatura. Os principaisl parmetros limitadores da mxima potncia dissipada (PDMax) so a mxima temperatura da juno (Tj,Max) e a mxima temperatura do encapsulamento (TC,Max). Estes parmetros esto relacionados entre si atravs da resistncia trmica (R) de acordo com, PDMax = T j , Max TC , Max R ( j C ) [W ]

A resistncia trmica (R (j-C)) virtual entre a juno e o encapsulamento o valor fsico que representa a razo da elevao da temperatura por unidade de potncia dissipada. Resistncia trmica uma medida que representa a dificuldade em remover calor da juno para o encapsulamento. A potncia mxima dissipada normalmente especificada considerando-se uma temperatura ambiente de 25o C. A Figura 48 mostra uma perspectiva dos principais semicondutores de potncia em relao a sua potncia e a sua freqncia de operao. Observa-se claramente que aumentando-se a potncia a freqncia de operao deve ser reduzida e vice-versa. Para

60

altas potncias observa-se a predominncia do SCR e outros dispositivos derivados, como o GTO. Na direo oposta, ou seja, para freqncias elevadas, observa-se a predominncia do MOSFET. Todavia, o IGBT tem aumentado significativamente sua faixa de aplicao, tanto em altas potncias com o aumento da capacidade dos IGBTs, como em altas freqncias com o aumento da velocidade de chaveamento destes dispositivos.

Figura 48 Perspectiva dos semicondutores quanto potncia em funo da freqncia.

1.31 Resfriamento de Dispositivos Semicondutores de Potncia As perdas dos semicondutores so dissipadas na forma de calor, o qual deve ser transferido para fora da juno virtual que representa o dispositivo. A confiabilidade e a expectativa de vida de qualquer semicondutor esta diretamente relacionada com a mxima temperatura aplicada na juno. , portanto, essencial que o projeto trmico determine com exatido a mxima temperatura da juno de um semicondutor a partir das perdas por dissipao. A expresso bsica para transferncia de calor em condies de regime permanente , Pd = hAT [W ]

61

Onde Pd a razo de transferncia de calor (Potncia dissipada); h o coeficiente de transferncia de calor; A a rea envolvida na transferncia; e, T a diferena de temperatura entre as duas regies onde ocorre a transferncia. normalmente mais conveniente se trabalhar em termos de resistncia trmica, a qual definida como, R = T [K W ] Pd

A potncia mdia dissipada (Pd) e a mxima temperatura (Tj,Max), juntamente com a temperatura ambiente (Ta) determinam o projeto do dissipador e esto relacionadas pela seguinte expresso, Pd = T j , Max Ta R ( j a ) [W ]

Onde R(j-a) representa a resistncia trmica total, desde a juno at o ambiente. Todavia, o projetista (usurio) esta restrito pelas propriedades trmicas da juno ao encapsulamento do dispositivo de acordo com, Pd 1 = T j , Max Tc R ( j c ) [W ]

Onde Tc a temperatura do encapsulamento (case - c) e R(j-c) a resistncia trmica entre a juno e o encapsulamento. Uma analogia entre as equaes trmicas e a Lei de Ohm sempre feita no intuito de se encontrar modelos para o fluxo de calor. Portanto, a diferena de temperatura T pode ser considerada como uma queda de tenso; a resistncia trmica pode ser considerada como uma resistncia eltrica; e, a potncia dissipada anloga a uma fonte de corrente. O circuito que modela o sistema descrito mostrado na Figura 49. A resistncia total dada por, R ( j a ) = R ( j c ) + R ( c a ) ( R ( c s ) + R ( s a ) ) R ( c a ) + R ( c s ) + R ( s a )

[K

W]

62

Figura 49 Modelo eltrico do sistema de dissipao de um dispositivo semicondutor.

Como a resistncia trmica do encapsulamento para o ambiente muito maior do que a resistncia trmica do encapsulamento para o dissipador e deste para o ambiente, o modelo eltrico pode ser simplificado como mostrado na Figura 50.

(a)

(b)

Figura 50 Modelo eltrico simplificado do sistema de dissipao de um dispositivo semicondutor.

A resistncia total para o sistema simplificado dada por, R ( j a ) = R ( j c ) + R ( c s ) + R ( s a ) [ K W ] Podemos considerar ainda que as resistncias trmicas R(c-s) e R(s-a) so funo do dissipador e portanto podem ser agrupadas numa nica resistncia trmica. 1.32 Modos de Dissipao de Potncia em um Semicondutor Para tempos de conduo longos (>1 s), o pico de temperatura da juno (Tj,Max) torna-se muito prximo do seu valor mdio. Deste modo o clculo do valor mdio da temperatura da juno suficiente e o conceito de resistncia trmica vlido.

63

Em algumas aplicaes (conversores PWM) a potncia dissipada consiste de pulsos com razo-cclica inferior, ou prximo a um micro-segundo, o valor de pico da temperatura, no o valor mdio, deve ser considerado como a condio limite para o clculo do sistema de resfriamento do semicondutor. A Figura 51 mostra a relao destas temperaturas e condies. Nestes casos a impedncia trmica (Z(j-c)) usada ao invs da resistncia trmica (R(j-c)). A impedncia trmica pode ser relacionada com a resistncia trmica como segue, Z ( j c ) = r ( t p ) R ( j c ) [] Onde r(tp) o fator de normalizao obtido atravs das curvas de impedncia trmica fornecidas pelo fabricante do semicondutor.

Figura 51 Relao entre pulsos e impedncia trmica.

O conceito de impedncia trmica baseado em pulsos retangulares de potncia. Pulsos no retangulares so convertidos de modo a se obter uma energia correspondente a um pulso retangular com o mesmo pico de potncia (Pp) e durao (tp), como mostrado na Figura 52.

64

Figura 52 Pulsos retangulares e pulsos equivalentes.

A Figura 59 mostra as curvas de impedncia trmica para um dispositivo semicondutor. Estas curvas so normalizadas com respeito resistncia trmica para operao em corrente contnua (CC) do dispositivo semicondutor. A curva denominada de pulso nico (single-pulse) mostra o aumento da temperatura da juno por Watt da potncia dissipada como sendo uma funo da durao do pulso (tp). Para pulsos repetidos com razo-cclica constante (), a impedncia trmica pode ser determinada a partir da seguinte expresso, Z {t p , } = + ( 1 ) z{t p } [ K W ] Onde z o valor da impedncia trmica de um nico pulso. A equao que relaciona a impedncia trmica e a potncia dissipada dada por, Pp = T j , Max Tc Z {t p , } [W ]

(a)

65

(b) Figura 53 Curvas caractersticas de impedncia trmica fornecidas pelos fabricantes. (a) Terica; (b) Para IGBT da Intersil HGTP12N60B3 (27A/600V).

A Figura 54 mostra um resumo do comportamento da temperatura da juno com relao ao pulso que representa as perdas do semicondutor.

66

Figura 54 Tabela com o comportamento da temperatura da juno em relao ao tipo do pulso das perdas.

Exemplo 1: Considerando uma ponte retificadora monofsica GBPC2504 SERIES, do fabricante FAIRCHILD, tem-se:

67

Existem dois tipos de conexes desta ponte retificadora. O primeiro denominado de Wire Lead Structure, o que significa que os conectores da ponte possuem terminais arredondados que so soldados em furos numa placa de circuito impresso. O segundo tipo de conexo denominado de Terminal Location Face to Face, o que significa que os conectores da ponte possuem o formato de pequenas chapas com furos centrais. Esse tipo de conexo feito com conectores fmeas.

(a)

(b)

Figura 55 Tabela com o comportamento da temperatura da juno em relao ao tipo do pulso das perdas.

Os valores mximos do dispositivo so descritos na tabela abaixo.

Observa-se que estes valores so vlidos para temperatura ambiente igual a 25o C e, para esta temperatura, a tenso reversa mxima suportada pelos diodos da ponte de VRRM = 400V; a corrente mxima permitida de IF(AV) = 25A. Ainda deve-se ressaltar que surtos de corrente de at 300A podem ser suportados, desde que estes no ocorram repetidamente e possuam durao menor que 8,3 ms. As caractersticas trmicas so mostradas na tabela a seguir.

68

Observa-se que a mxima potncia mdia dissipada de PD = 83,3 W e a resistncia trmica do dispositivo, medida desde a juno at os seus terminais de R (jl) = 1,5 oC/W. As caractersticas eltricas so dadas pela tabela abaixo.

Das caractersticas eltricas mostradas acima podemos observar que a queda de tenso para uma corrente direta (IF) de 12,5 A de 1,1 V. Observa-se ainda que para os outros diodos da mesma srie (GBPC12, GBPC15 e GBPC35) a queda de tenso ser maior para os dispositivos com menor capacidade de corrente. Isto facilmente justificado, pois todos os dispositivos usam o mesmo encapsulamento. Assim, a rea para dissipar o calor provocado pelas perdas a mesma, como as perdas so funo da corrente direta (IF), para que o dispositivo com maior capacidade de corrente deve ter uma queda de tenso menor, a fim de manter as perdas compatveis ao encapsulamento. A curva caracterstica deste dispositivo mostrada abaixo. Pode-se observar que para toda faixa de corrente a queda de tenso maior para o GBPC12 e GBPC15, seguida pela queda de tenso do GBPC25 e queda de tenso do GBPC35.

69

Considerando-se que as perdas totais nos diodos foram calculadas e correspondem a 25 W, pode-se utilizar a expresso (4.46) para encontrar a resistncia trmica. Assumindo que a temperatura ambiente seja de 25o C, e tambm que uma diferena de temperatura T=50o (temperatura de juno igual a 75o), tem-se, R ( j a ) = Da expresso tem-se, R ( j a ) = R ( j c ) + R ( dissipador ) [ K W ] E assim, R ( dissipador ) = R ( j a ) R ( j c ) = 0,5 [ K W ] Considerando o perfil de dissipador HS120120 cuja altura (hhs) e largura (whs) medem 12 cm cada, pode-se obter o valor da resistncia trmica como segue. T j , Max Ta Pd = 50 = 2 [K W ] 25

Figura 56 Perfil do dissipador HS120120.

70

A relao entre o comprimento do dissipador e a sua resistncia trmica dada pelo grfico abaixo.

Figura 57 Resistncia trmica em funo do comprimento para o dissipador HS120120.

Observa-se que as curvas foram obtidas para diferentes valores de diferena de temperatura T entre a juno e o ambiente. Em outras palavras, considerando que a temperatura ambiente seja de 25o C, uma diferena de temperatura T=50o corresponde a uma temperatura de juno igual a 75o C. Adotando estes valores de temperatura podese definir o comprimento do dissipador a partir do valor da resistncia trmica encontrado na expresso acima. Exemplo 2: Um tiristor tem com seu dissipador uma resistncia trmica de 0,2 C/W em regime permanente; e para um regime de pulsos de largura de 100 ms um valor de 0,05 C/W. Sabendo-se que a temperatura da juno no pode exceder 125 C, que perda de potncia o tiristor pode tolerar para o regime de 100 ms. Soluo: Passo 1: A partir da expresso Pd = ( T j Ta ) R ( j a ) [W ] pode-se encontrar a temperatura da juno em regime permanente.

71

o Ento, T j = Pd R ( j a ) + Ta [ C ] . Resolvendo esta expresso,

T j = 300[W ] 0, 2 o C W + 30[o C ] = 90[o C ] Passo 2: Com o valor da temperatura da juno para regime permanente pode-se obter a diferena de temperatura T sofrida pela juno. T = T j , Max Tj = 125 [o C ] 90[o C ] = 35[o C ] Passo 3: De posse do valor da variao de temperatura pode-se obter o valor correspondente das perdas associadas a elevao de temperatura T. Pd 2 = T 35[ o C ] = = 700 [ W ] Z 0, 05 o C W

Passo 4: A potncia total, ou potncia mxima dissipvel ser a soma das perdas em regime permanente com as perdas associadas a variao de temperatura T. Portanto, Pd , Max = Pd + Pd 2 T = 300 [ W ] + 700 [ W ] = 1000 [ W ] Z

Exemplo 3: Um IGBT de 25A/600V pode ser considerado como tendo uma capacidade trmica de 0,02 J/oC e uma resistncia trmica de 0,625 oC/W em regime permanente. Considerando-se que a temperatura entre o dissipador e o encapsulamento de 50 oC, determine a variao de temperatura da juno para um ciclo de carga de 25A CC com uma queda de tenso constante do IGBT de 3V. Soluo: Passo 1: As perdas do IGBT so calculadas como, Pd = VCE (on ) IC = 3 [ V ] 25 [ A] = 75 [ W ] Passo 2: A variao de temperatura resultante das perdas dada por, T = Pd R = 75 [ W ] 0, 625 o C W = 47o C Passo 3: A temperatura final da juno ser a soma da temperatura do encapsulamento com a variao de temperatura resultante das perdas, T j = 50 o C + 47 o C = 97 o C

72