2 Amplificador Operacional 1

ngel Hernndez Mejas (angeldpe@hotmail.com) www.tupperbot.
es
1 Desarrollo de Productos Electrnicos, Electrnica Analgica www.padrepiquer.com 1

ngel Hernndez Mejas (angeldpe@hotmail.com) www.tupperbot.es
ndice

ndice........................................................................................................ Pg. 2

Breve descripcin de la prctica ............................................................. Pg. 3

Enumeracin de recursos comunes......................................................... Pg. 3

Desarrollo de ejercicios ........................................................................... Pg. 3
1 Montaje del circuito de eliminacin de offset de salida
a) Montar el circuito....................................................................... Pg. 3

2 Amplificador Inversor
a) Clculos....................................................................................... Pg. 4
b) Montaje....................................................................................... Pg. 4
c) Tensin de 5Vcc .......................................................................... Pg. 5
d) Tensin de 10Vpp a 1KHz.......................................................... Pg. 5

3 Amplificador No Inversor
a) Clculos....................................................................................... Pg. 6
b) Montaje....................................................................................... Pg. 6
c) Tensin de 5Vcc .......................................................................... Pg. 7
d) Tensin de 10Vpp a 1KHz.......................................................... Pg. 7

4 Sumador No Inversor
a) Clculos....................................................................................... Pg. 8
b) Montaje....................................................................................... Pg. 8
c) Tensiones de 5Vcc....................................................................... Pg. 9
d) Tensiones de 10Vpp a 1KHz ...................................................... Pg. 9

5 Sumador Inversor
a) Clculos..................................................................................... Pg. 10
b) Montaje..................................................................................... Pg. 10
c) Tensiones de 5Vcc..................................................................... Pg. 11
d) Tensiones de 10Vpp a 1KHz .................................................... Pg. 11

6 Restador
a) Clculos..................................................................................... Pg. 12
b) Montaje..................................................................................... Pg. 12
c) Tensiones de 5Vcc..................................................................... Pg. 13
d) Tensiones de 10Vpp a 1KHz .................................................... Pg. 13

Anexo I
Descripcin del C.I. 741...................................................................... Pg. 15

Prctica 7
El Amplificador Operacional: aplicaciones lineales bsicas.

Descripcin de la prctica:
-Con la realizacin de esta prctica, se busca comprobar experimentalmente el
comportamiento de los circuitos operacionales bsicos estudiados en las clases de teora,
aprendiendo as a ajustar los valores pertinentes de cada sistema.

Recursos comunes empleados:
-Protoboard: Soporte fsico del montaje.
-Fuente de alimentacin: Suministra la tensin requerida al circuito.
-Osciloscopio: Con l se obtendrn las grficas aqu presentadas.
-Polmetro: Ser el que nos suministre las medidas eficaces.
-Amplificador Operacional: 741, descrito en el Anexo I.
-Generador de seal: Suministrar la seal analgica al circuito

Desarrollo de ejercicios:

1) Montaje del circuito de eliminacin de offset de salida
a) Montar el siguiente circuito estudiado en teora:

Breve explicacin del significado de offset:
-Cuando a las entradas de un operacional se
aplican 0 V, la tensin de salida debera ser
igualmente 0, pero en la prctica esto no es as,
para conseguir que la tensin de salida sea
realmente 0, se ha de aplicar una tensin entre
sus entradas, para ello, el operacional lleva
implementadas unas patillas de offset,
destinadas a conseguir esa funcin, cuando
entre ellas se aplica una tensin regulada, el
sistema se estabiliza en 0V de salida.

2) Amplificador Inversor.
a) Calcular las resistencias necesarias para que la ganancia del
amplificador sea igual a 2.
El circuito sobre el que estn basados los posteriores clculos es el siguiente:

Observemos que en este
caso, igual que en los
siguientes esquemas, se han
obviado las seales de
alimentacin positiva y
negativa, en las patillas 7 y
4 respectivamente, a parte
de eso, fijmonos en que la
seal es introducida por la
patilla -, por lo que sabemos
que la seal de salida estar
invertida 180.

Los clculos del ejercicio, para Av = 2, son los siguientes:

1
3
R
R
Av = Si Av = 2;
O
O
=
K
K
Av
1
2
; 2 = Av
R2 = R1//R2 ; R2 = 666

R1 = 1K
R2 = 680
R3 = 2K

b) Monta el circuito estudiado tericamente, con los valores calculados en
el punto anterior.
Una vez realizados los clculos, podemos presentar el circuito con los
valores correspondientes:

c) Introduce a la entrada una tensin digital de 5V, y mide la salida.
Para visualizar este ejercicio, se presentarn las dos seales, de entrada y
salida en una misma plantilla:

Entrada:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

Vemos como la salida es el doble de la entrada invertida, es decir, el sistema
tiene de ganancia 2, y como es inversor, la seal sale invertida con respecto a la
entrada.

d) Introduce ahora una tensin de 10Vpp, 1KHz, y mide la tensin de
salida.
Igual que en el ejercicio anterior, se presentarn la entrada y la salida en la
misma grfica.

Entrada:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

En este caso, similar al anterior, la seal de salida corresponde a una senoidal
de 20Vpp, es decir, la entrada multiplicada por 2 e invertida, porque se ha
introducido por la patita -.

3) Amplificador No Inversor.
a) Calcular las resistencias necesarias para que la ganancia del
amplificador sea igual a 2.
Se proceder del mismo modo que en el ejercicio anterior, primero ser
presentado el circuito inicial:

Vemos como en este caso,
la realimentacin se
mantiene por la patilla -,
pero la seal esta vez, ser
introducida por la patilla
+, de modo que la seal
esta vez no ser invertida,
slo amplificada.

Para obtener una ganancia igual a 2 haremos lo siguiente:

1
1
3
+ =
R
R
Av Si Av = 2; 1
1
1
+
O
O
=
K
K
Av ; 2 = Av
R2 = R1//R2 ; R2 = 500

R1 = 1K
R2 = 500
R3 = 1K

el punto anterior.
Con los datos anteriores sabemos que el circuito a montar, entonces, es el
siguiente:

c) Introduce a la entrada una tensin digital de 5V, y mide la salida.
Del mismo modo que en el ejercicio anterior, se representarn las seales de
entrada y salida en una misma grfica:

Entrada:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

Observemos como la salida, en este caso, es el doble de la entrada sin
invertir, es decir, el sistema tiene una ganancia = 2, y como la seal entra por la
patilla +, no sale invertida.

salida.
Las seales de entrada y la salida se visualizarn en la misma grfica.

Entrada:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

Ahora la seal de salida se corresponde con una senoidal de 20Vpp, en fase
con la seal de entrada.

4) Sumador No Inversor de dos entradas.
a) Calcula las resistencias del circuito para que se cumpla que la salida sea
igual a la suma de las entradas.
Para desarrollar el ejercicio veremos en que circuito nos basamos:

Fijmonos que las
entradas del sistema
estn localizadas en la
patilla no inversora, as
que la salida Vo, se
corresponder con la
suma de las entradas
V1 y V2.

Los clculos del ejercicio son los siguientes:
( ) 2 2 2 1
2 1
1
1
4
3
R V R V
R R R
R
Vo + |
.
|
\
|
+
|
.
|
\
|
+ =
Si R3 = R4 = R1 = R2 = 1.
( ) ( ) ( ) 2 1 5 . 0 2 1 2 1 1
1 1
1
1
1
1
V V V V Vo + = + |
.
|
\
|
+
|
.
|
\
|
+ = ; Vo = V1+V2
R1 = 1K
R2 = 1K
R3 = 1K
R4 = 1K

el punto anterior.
El circuito real a montar ser el siguiente:

c) Introduce en las entradas una tensin digital de 5V, y mide la alida.
Para visualizar correctamente el resultado, se presentarn las seales V1 y
V2 junto con la salida en una misma grfica:

V1:
V/Div = 5V
T/Div = 0.5ms
V2:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

En este caso podemos ver como la salida es una seal continua en fase con la
de entrada, que se corresponde con la suma de las dos entradas de 5V, por eso
alcanza 10V (en teora; en la prctica algo menos, debido a las tolerancias de las
resistencias)

salida.
Igualmente, las seales de entrada V1 y V2, se visualizarn en la misma
grfica junto con la salida.

V1:
V/Div = 5V
T/Div = 0.5ms
V2:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

La seal de salida es ahora una senoidal de 20Vpp, porque la suma de V1 y
V2, 10Vpp en fase ambas, resulta as, y vemos que no presenta ningn desfase,
porque estn entrando por la patita +.

5) Sumador Inversor de dos entradas.
a) Calcula las resistencias del circuito para que se cumpla que la salida sea
igual a la suma de las entradas, multiplicada por 2.
Este ejercicio se basa en el siguiente esquema:

Este circuito realizar
la suma de las
entradas V1 y V2,
invirtindolas ms
adelante, ya que
entran por la patilla
negadora.

Para que se cumpla la condicin propuesta se har lo siguiente:
|
.
|
\
|
|
.
|
\
|
= 2
2
1
1
V
R
Rf
V
R
Rf
Vo
Si Rf = 2, y R1 = R2 = 1
|
.
|
\
|
|
.
|
\
|
= 2
1
2
1
1
2
V V Vo ; Vo = (2.V1) + (2.V2); Vo = 2(V1+V2)
R3 = R1//R2//Rf ; R3 = 330

R1 = 1K
R2 = 1K
R3 = 330
Rf = 1K

el punto anterior.
El esquema anterior ahora lo podemos especificar as:

c) Introduce en las entradas una tensin digital de 5V, y mide la salida.
El resultado se presentar en una nica grfica con las seales V1 y V2, y la
salida para resultar ms aclarativo:

V1:
V/Div = 5V
T/Div = 0.5ms
V2:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

La salida en este ejemplo no se corresponde con lo que debera resultar en
realidad, ya que se debera cumplir Vo = -2.(V1 + V2), pero fijmonos que el
resultado debera ser 20 (negativa por ser inversor), porque Vo = -2.(5V + 5V),
pero la salida nunca podr ser mayor que la tensin de alimentacin, que en este
caso es 15V, de modo que en teora la salida para este caso es Vsat, que se
corresponde con 0,9.-Vcc, as tenemos que Vsat = 0,9.-15V; -Vsat = -13,5, que
es ms o menos lo que vemos en la salida real Vo.

salida.
Las seales de entrada en fase V1 y V2, se dibujarn en la misma grfica
igual que se har con la salida.

V1:
V/Div = 5V
T/Div = 0.5ms
V2:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

Del mismo modo que el apartado anterior, en este caso, la salida no se
corresponde con los clculos tericos; veamos el razonamiento matemtico:
Vo = -2.(V1 + V2); Vo = -2.(10Vpp + 10Vpp); Vo = -40Vpp
El signo negativo slo indica el desfase de 180 de la seal, que es mayo que
la alimentacin.
Si Vo > (|+Vcc|)+(|-Vcc|) Vo = 0,9.(|+Vcc|)+(|-Vcc|) Vo = 0,9.30V;
Vo = 27Vpp
Observemos que la seal real de salida est saturada a 27Vpp, por eso da la
sensacin de salir cuadrada.

6) Restador.
a) Calcula las resistencias del circuito restador para que se cumpla que la
salida sea igual a la resta de las entradas.
Este ltimo ejercicio se basa en el siguiente esquema:

La funcin de este
circuito es hacer de la
salida la diferencia de
las dos entradas, para
ello V1 y V2, se
introducen por las
entradas y +
respectivamente.

Para que la salida sea sencillamente la diferencia de las entradas ser:
|
.
|
\
|
|
.
|
\
|
+ |
.
|
\
|
+
= 1
1
3
1
1
3
4 2
4 . 2
V
R
R
R
R
R R
R V
Vo
Si R1 = R2 = R3 = 1
|
.
|
\
|
|
.
|
\
|
+ |
.
|
\
|
+
= 1
1
1
1
1
1
1 1
1 . 2
V
V
Vo ; 1 2
2
2
V
V
Vo |
.
|
\
|
= ; Vo = (V2-V1)
R4 = R1//R2//R3 ; R4 = 330

R1 = 1K
R2 = 1K
R3 = 1K
R4 = 330K

el punto anterior.
Con los datos anteriores construiremos el siguiente circuito:

c) Introduce en las entradas una tensin digital de 5V, y mide la salida.
La salida , junto con V1 y V2, sern mostradas en la misma grfica:

V1:
V/Div = 5V
T/Div = 0.5ms
V2:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 5V
T/Div = 0.5ms

A diferencia del ejercicio anterior, la salida en este caso s se corresponde
con lo calculado en teora, as vemos que al restar las dos tensiones de 5V,
obtenemos una continua localizada en 0V, que es la diferencia entre ambas.

salida.
Las seales V1 y V2, se trazarn en el mismo dibujo junto con la salida.

V1:
V/Div = 5V
T/Div = 0.5ms
V2:
V/Div = 5V
T/Div = 0.5ms

Salida:
V/Div = 1mV
T/Div = 0.5ms

Ahora vemos que la salida presenta una pequesima seal de 0.4mVpp,
debida a la tolerancia de las resistencias, y al retardo de la seal,
tericamente deberamos tener, igual que en el caso anterior, una seal
continua localizada en 0V, ya que en ningn momento hay diferencia entre
las entradas.


Anexo I

2 Amplificador Operacional 1

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

2 Amplificador Operacional 1

Caricato da

Copyright:

Formati disponibili

ngel Hernndez Mejas (angeldpe@hotmail.com) www.tupperbot.

Potrebbero piacerti anche