T&S EQUIPAMENTOS ELETRNICOS Manual do Usurio

UTP128-84
Placa de Desenvolvimento de Sistemas Digitais

T&S Equipamentos Eletrnicos R. Raul La Sierra Pereira, 140 Jd. Bandeirante CEP: 13562-170 So Carlos SP Tel./Fax: (16) 271-1002

Esta pgina foi intencionalmente deixada em branco.

Contedo
Dispositivos Lgicos Programveis _______________________________________ Conceitos ________________________________________________________ Tipos de Dispositivos _______________________________________________ PLD Altera EPM7128SLC84 _________________________________________ Altera MAX + PLUS II ________________________________________________ Viso Geral ______________________________________________________ Instalao _______________________________________________________ Utilizao Bsica _________________________________________________ Placa de Desenvolvimento UTP 128-84 ___________________________________ Viso Geral ______________________________________________________ Principais Caractersticas ___________________________________________ Estrutura ________________________________________________________ Pinagem ________________________________________________________ 4 4 5 7

12 12 12 13 17 17 19 21 24

D I S P O S I T I V O S

L G I C O S

P R O G R A M V E I S

Dispositivos Lgicos Programveis

Conceitos, Tipos de Dispositivos, PLD Altera EPM7128SLC84.

Conceitos No desenvolvimento de projetos de sistemas digitais, onde se faz necessrio o uso de um grande nmero de portas lgicas, uma alternativa para o projetista o uso de Dispositivos Lgicos Programveis (Programmable Logic Device - PLD). O PLD um dispositivo constitudo de um grande nmero de portas lgicas e flips-flops que so internamente conectados. A programao destes dispositivos feita mediante uma queima seletiva de fusveis internos, que pode ser feito pelo fabricante do componente mediante instrues do projetista, ou ento pelo prprio usurio final, utilizandose um equipamento denominado unidade de programao. O uso de PLDs justificado em projetos que necessitem de um nmero muito elevado de CIs padres. O uso de PLDs possibilita grandes vantagens: reduo do espao fsico ocupado nas placas de circuito impresso; menor consumo de energia; menor dissipao de potncia; processo de montagem nas placas mais fcil e menos oneroso; maior

D I S P O S I T I V O S

L G I C O S

P R O G R A M V E I S

confiabilidade devido utilizao de menos componentes, possuindo menos conexes sujeitas falhas. Os primeiros PLDs possuam apenas um bloco lgico, que realizava operaes, conectado internamente aos pinos de entrada e sada do componente. Com a evoluo, estes componentes incorporam uma estrutura de interconexes programveis que lhes permitiu flexibilizar ainda mais a programao.

Tipos de Dispositivos A seguir apresentado um resumo das principais denominaes utilizadas para os Dispositivos Lgicos Programveis. Field-Programmable Device (FPD): um termo geral que se refere a qualquer tipo de circuito integrado usado para a implementao de hardware digital, onde o componente pode ser configurado pelo usurio final para realizar diferentes tarefas. A programao destes dispositivos geralmente envolve a colocao dos mesmos em um dispositivo especial, denominado unidade de programao. Porm, alguns dispositivos podem ser programados mesmo quando montados nos circuitos. Programmable Logic Device (PLD): corresponde a uma outra denominao utilizada para os dispositivos do tipo Field-Programmable

D I S P O S I T I V O S

L G I C O S

P R O G R A M V E I S

Device (FPD). Porm, historicamente o termo PLD se refere a dispositivos relativamente simples. Programmable Logic Array (PLA): um tipo relativamente pequeno de FPD que contm dois nveis de lgica: um plano do tipo E e um plano do tipo OU, onde ambos os nveis so programveis. Programmable Array Logic (PAL): um tipo relativamente pequeno de FPD que contm dois nveis de lgica: um plano do tipo E e um plano do tipo OU, onde somente o plano E programvel. O termo PAL uma marca registrada da Advanced Micro Device. Simple Programmable Logic Device (SPLD): corresponde a PLDs do tipo simples. Complex Programmable Logic Device (CPLD): corresponde a PLDs do tipo complexo, que consistem no arranjo de diversos blocos do tipo SPLD em um nico encapsulamento. Field-Programmable Gate Array (FPGA): um FPD com uma estrutura que permite uma grande capacidade lgica. Um dispositivo do tipo FPGA oferece um nmero muito maior de flips-flops para utilizao do que um CPLD.

D I S P O S I T I V O S

L G I C O S

P R O G R A M V E I S

High Capacity Programmable Logic Device (HCPLD): corresponde a uma denominao genrica tanto para CPLDs como para FPGAs.

PLD Altera EPM7128SLC84 O PLD Altera EPM7128SLC84 um dos componentes da famlia MAX 7000 que considerada a segunda gerao da arquitetura MAX. A arquitetura MAX usa a estrutura de matriz de arranjos mltiplos com tecnologia de programao baseada nas clulas EPROM, ou E2PROM. Na famlia MAX 7000, a estrutura formada por macroclulas que so blocos baseados em termos produtos. Os dispositivos da Famlia MAX 7000 possuem de 1.000 a mais de 10.000 portas lgicas equivalentes. Os componentes possuem encapsulamentos variando de 44 a 208 pinos, nos formatos PLCC, PGA, QFP e TQFP. Os dispositivos mais rpidos tm tempo de atraso lgico de at 5 ns, podendo operar com freqncias de contadores de 178,6 MHz. Possuem bit de segurana programvel e todos os elementos desta famlia so suportados pelo software de desenvolvimento Altera MAX + PLUS II. Caractersticas do PLD Altera EPM7128SLC84: Alta performance;

D I S P O S I T I V O S

L G I C O S

P R O G R A M V E I S

PLD programvel baseado em E2PROM segunda gerao da arquitetura MAX; Tecnologia CMOS; Alimentao simples de 5 volts; Interface multivoltagem permite operar com lgica de 3,3 volts; 2.500 portas utilizveis; 128 macroclulas; 8 blocos de arranjos lgicos; Bit de segurana para proteo de projetos; Encapsulamento PLCC de 84 pinos; 68 pinos utilizveis pelo usurio; Interface padro serial para programao;

Descrio funcional do PLD Altera EPM7128SLC84: A arquitetura da famlia de dispositivos MAX 7000 inclui os seguintes elementos:

D I S P O S I T I V O S

L G I C O S

P R O G R A M V E I S

Arranjos de blocos lgicos (LAB); Macroclulas; Expansores de termos produto; Arranjos de interconexo programveis (PIA); Blocos de controle de entrada e sada. A arquitetura MAX 7000S inclui, para cada macroclula, quatro entradas dedicadas que podem ser utilizadas em aplicaes gerais ou ainda como entradas de alta velocidade, sinais de controle global (clock, clear e dois sinais de habilitao de sadas). Cada macroclula avanada pode ser configurada para operao combinacional, ou seqencial. composta de trs blocos funcionais: o arranjo lgico, a matriz de seleo de termos produto e o registrador programvel. As verses MAX 7000S incorporam uma interface serial padro IEEE 1149, ou JTAG (Joint Test Action Group), que possibilita a programao na prpria placa de circuito impresso. Essa tecnologia denominada ISP (In-System Programmer), e atravs dela pode-se programar o dispositivo sem ter que retir-lo de seu local de operao. Os dispositivos da famlia MAX 7000S possuem quatro pinos destinados para programao, que tambm podem ser usados como pinos de I/O.

D I S P O S I T I V O S

L G I C O S

P R O G R A M V E I S

A Figura 1 mostra o diagrama de blocos genrico dos PLDs da famlia MAX 7000S.

Figura 1 Diagrama de blocos dos PLDs da famlia Altera MAX 7000S

O PLD Altera EPM7128SLC84 encontrado no encapsulamento PLCC 84 pinos mostrado na Figura 2. Alguns pinos so reservados para alimentao e quatro deles so tambm utilizados na programao do dispositivo.

10

D I S P O S I T I V O S

L G I C O S

P R O G R A M V E I S

Figura 2 Pinagem do PLD Altera EPM7128SLC84

11

M A X

P L U S

I I

Altera MAX + PLUS II

Viso Geral, Instalao, Utilizao Bsica.

Viso Geral O aplicativo Altera MAX + PLUS II (Altera Multiple Array MatriX Programmable Logic User System) um ambiente de desenvolvimento multiplataforma que pode ser facilmente se adaptado s necessidades especficas no projeto de sistemas digitais utilizando-se lgica programvel. Com a sua utilizao possvel criar, editar e simular circuitos e sistemas digitais dos mais simples aos bastante complexos, podendo ainda ser utilizado para a programao de componentes. Sua interface com o usurio bastante intuitiva e de fcil aprendizado.

Instalao Os requisitos necessrios para a instalao do aplicativo Altera MAX + PLUS II em um microcomputador padro PC so: processador Pentium ou superior, sistema operacional Windows NT 4.0 ou Windows 95 ou superiores; mouse de 2 ou 3 botes e porta de interface paralela. Para a instalao do aplicativo Altera MAX + PLUS II aconselha-se a leitura da Seo 1 - MAX+PLUS II Installation do Manual Getting Started da Altera Corporation.

12

M A X

P L U S

I I

Utilizao Bsica Aps a inicializao exibida a tela inicial do aplicativo, como mostrado na Figura 3.

Figura 3 Tela inicial do aplicativo Altera MAX + PLUS II

O aplicativo Altera MAX + PLUS II permite a criao de um projeto de quatro maneiras distintas: Editor Grfico (Graphic Editor) Editor onde o usurio pode criar circuitos digitais (com extenses gdf ou sch) utilizando-se smbolos pr-definidos ou criados pelo usurio e armazenados em bibliotecas;

13

M A X

P L U S

I I

Editor de Smbolos (Symbol Editor) Editor de blocos lgicos ou smbolos criados pelo usurio (com extenso sym); Editor de Texto (Text Editor) Editor de texto que utiliza uma linguagem de programao (com extenso tdf) para o desenvolvimento de hardware de circuitos lgicos: VHDL Very High Speed Integrated Circuit (VHSIC) Hardware Description Language ou AHDL Altera Hardware Description Language; Editor de Formas de Onda (Waveform Editor) Editor usado para simulao (com extenso scf) de circuitos. A Figura 4 mostra o menu de seleo do tipo de projeto a ser desenvolvido com o uso do aplicativo Altera MAX + PLUS II.

Figura 4 Seleo do tipo de projeto no Altera MAX + PLUS II

14

M A X

P L U S

I I

O desenvolvimento do projeto de um sistema digital utilizando se Altera MAX + PLUS II pode ser subdivida em: criao do projeto, verificao do projeto e programao do dispositivo. Cada uma dessas etapas pode ser desenvolvida de maneiras diferentes, como ilustrado na Figura 5.

Figura 5 Ambiente de desenvolvimento do Altera MAX + PLUS II

A verso completa do Altera MAX + PLUS II oferece 11 aplicativos totalmente integrados que podem ser observados na Figura 6.

15

M A X

P L U S

I I

Figura 6 Aplicativos que compem o ambiente de programao Altera MAX + PLUS II

16

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Placa de Desenvolvimento UTP 128-84

Viso Geral, Principais Caractersticas, Estrutura, Pinagem.

Viso Geral A Placa de Desenvolvimento UTP 128-84 tem como principal caracterstica a possibilidade de fornecer um ambiente de desenvolvimento robusto e completo de sistemas digitais utilizando Dispositivos Lgicos Programveis (PLD Programmable Logic Device). Atravs do uso do aplicativo Altera MAX + PLUS II da Altera Corporation, o usurio pode desenvolver projeto de sistemas digitais utilizando linguagens de descrio de hardware (VHDL e AHDL, por exemplo). Alm da programao nestas linguagens, pode ser utilizado um ambiente grfico para o desenvolvimento dos projetos, utilizando-se smbolos pr-definidos ou criados pelo usurio. Estas caractersticas so ideais para o ensino de graduao em Engenharia Eltrica, de Computao, Controle e Automao, Cincia da Computao e Sistemas de Informao, alm de cursos tcnicos, profissionalizantes e de extenso. A Placa de Desenvolvimento UTP 128-84 pode ser programada diretamente atravs da porta paralela de um microcomputador, utilizando-se o aplicativo Altera MAX + PLUS II da Altera Corporation. Outra caracterstica importante da Placa de Desenvolvimento UTP 128-84 a no necessidade de componentes adicionais, bem como a ligao de fios e cabos externos, minimizando assim o tempo para o desenvolvimento de sistemas digitais, evitando
17

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

ainda a possibilidade de danos por erros de conexo. A Figura 7 mostra uma foto da Placa de Desenvolvimento UTP 128-84, vista pelo lado dos componentes.

Figura 7 Placa de Desenvolvimento UTP 128-84

18

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Principais Caractersticas Baseada no PLD Altera EPM7128SLC84: possui alto desempenho, 84 pinos, 2.500 portas lgicas, 128 macroclulas, 8 blocos lgicos, reprogramvel, tecnologia E2PROM; Quatro displays de sete segmentos multiplexados: podem ser utilizados para a indicao de valores numricos, desenvolvimento de contadores e relgios digitais, etc; Oito LEDs para indicao do estado lgico das sadas: permitem a rpida visualizao do estado lgico de at oito sadas simultaneamente; 16 chaves do tipo alavanca para gerao de entradas digitais: permite a entrada de nveis lgicos na forma individual ou na forma de byte ou word; Interface de expanso com pinos de entrada/sada para ligao externa de outros dispositivos: pode ser utilizada para controlar dispositivos perifricos, tais como: motores de passo, memrias, servomotores, conversores A/D e D/A, PWMs, teclados, etc;

19

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Base de tempo interna de 10MHz com cristal: permite o desenvolvimento de sistemas digitais que necessitem de uma base de tempo precisa tais como relgios, temporizadores, geradores de cdigo, etc; Compatvel com o software Altera Max + Plus II: permite o desenvolvimento de sistemas digitais utilizando linguagem de descrio de hardware ou o atravs de ambiente grfico; Programao diretamente pelo microcomputador utilizando a porta de impressora; Interface de comunicao serial padro RS-232C: permite o desenvolvimento de sistemas com comunicao serial com microcomputadores e outros equipamentos; Interface de comunicao paralela: permite o desenvolvimento de sistemas com comunicao bidirecional paralela com computadores e outros equipamentos; Dispositivo de programao (ByteBlaster) incorporado na placa; No necessita de nenhum componente adicional e nem mesmo a ligao de fios permitindo o teste imediato dos sistemas desenvolvidos, evitando ainda erros de conexo;

20

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Proteo contra configurao indevida dos pinos de entrada e sada: evita que uma configurao errnea de pinos danifique o PLD; Alimentao 127V / 220V atravs de conversor AC/DC.

Estrutura A Placa de Desenvolvimento UTP 128-84 possui como elemento principal o PLD Altera EPM7128SLC84. Sua estrutura pode ser subdivida nos seguintes blocos funcionais: fonte de alimentao DC/DC, interface serial, interface de programao / interface paralela, displays de sete segmentos, indicadores do tipo LEDs, chaves de entrada digital, gerador de clock e barramento de expanso. A Figura 8 mostra o diagrama de blocos da Placa de Desenvolvimento UTP 12884 e a Figura 9 mostra a distribuio dos blocos na placa de circuito impresso.

21

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Figura 8 Diagrama de blocos da Placa de Desenvolvimento UTP 128-84

A Figura 9 mostra a distribuio dos blocos funcionais na Placa de Desenvolvimento UTP 128-84, tendo ao centro o PLD Altera.
22

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Figura 9 Aspecto da Placa de Desenvolvimento UTP 128-84

23

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Pinagem LEDs indicadores: A Placa de Desenvolvimento UTP 128-84 possui oito LEDs para indicao do estado lgico das sadas Eles permitem a rpida visualizao do estado lgico de at oito sadas simultaneamente. So ativos atravs da aplicao de um nvel lgico 1 ao terminal apropriado. A Figura 10 mostra o aspecto dos LEDs da Placa de Desenvolvimento UTP 128-84.

Figura 10 LEDs para a indicao do estado lgico das sadas

Os LEDs so numerados de 0 a 7, da esquerda para direita, e sua pinagem est mostrada no Quadro 1.

24

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Quadro 1 Pinagem dos LEDs indicadores da Placa de Desenvolvimento UTP 128-84 AO LED LED 0 LED 1 LED 2 0: LED apagado LED 3 LED 4 1: LED aceso LED 5 LED 6 LED 7 54 52 51 56 55 PINO DO PLD 60 58 57

Displays de sete segmentos: A Placa de Desenvolvimento UTP 128-84 possui quatro displays de sete segmentos, com ponto decimal. Os displays so multiplexados, isto , somente um deles pode ser acionado de cada vez, sendo que os mesmos compartilham um mesmo barramento de sinais. O usurio deve ento selecionar qual dos displays deve ser aceso. Os displays foram agrupados dois a dois, existindo no meio de cada grupo dois LEDs denominados LED9 e LED10. Desta forma os displays podem ser utilizados para a indicao de valores numricos, desenvolvimento de

25

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

contadores e relgios digitais, etc. A Figura 11 mostra o posicionamento dos displays de sete segmentos na Placa de Desenvolvimento UTP 12884.

Figura 11 Displays de sete segmentos da Placa de Desenvolvimento UTP 128-84

A Figura 12 mostra a disposio dos segmentos de LED em um display de sete segmentos.

Figura 12 Disposio dos segmentos no display de sete segmentos

O Quadro 2 mostra a pinagem dos segmentos e LEDs dos displays da Placa de Desenvolvimento UTP 128-84. Como os displays so
26

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

multiplexados, alm do nvel lgico que deve ser aplicado ao segmento que se deseja acender, deve-se habilitar um dos displays. Os displays so denominados de DSP1 a DSP4, numerados da esquerda para direita.
Quadro 2 Pinagem dos segmentos e LEDs dos displays da Placa de Desenvolvimento UTP 128-84 AO SEGMENTO SEG A SEG B SEG C 0: apagado SEG D SEG E SEG F 1: aceso SEG G SEG DP LED 9 LED 10 PINO DO PLD 75 76 70 73 74 77 79 69 61 63

Os segmentos dos displays e os sinais de habitao so ativos em nvel lgico 1. O Quadro 3 mostra os pinos do PLD utilizados para a habilitao dos displays da Placa de Desenvolvimento UTP 128-84.

27

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Quadro 3 Pinos de habilitao dos displays da Placa de Desenvolvimento UTP 128-84 AO 0: apagado DSP2 DSP3 1: aceso DSP4 64 67 65 DISPLAY DSP1 PINO DO PLD 68

Chaves para entrada de nveis lgicos: A Placa de Desenvolvimento UTP 128-84 possui 16 chaves do tipo alavanca para gerao de entradas digitais, permitindo a entrada de nveis lgicos na forma individual ou ainda na forma de byte ou word. As chaves so numeradas de 0 a 15, como mostrado na Figura 13.

Figura 13 Chaves para entrada de nveis lgicos

28

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

O Quadro 4 mostra os pinos do PLD utilizados como entrada dos sinais gerados pelas chaves. As chaves geram nvel lgico 0 quando a alavanca est posicionada para baixo e nvel lgico 1 quando a alavanca est posicionada para cima.

29

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Quadro 4 Pinagem das chaves para entrada de nveis lgicos da Placa de Desenvolvimento UTP 128-84
AO CHAVE CH 0 CH 1 CH 2 CH 3 CH 4 CH 5 CH 6 0 (p/ baixo): nvel 0 CH 7 CH 8 1 (p/ cima): nvel 1 CH 9 CH 10 CH 11 CH 12 CH 13 CH 14 CH 15 33 35 37 40 44 46 49 50 31 PINO DO PLD 30 34 36 39 41 45 48

30

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Interface paralela e de programao: A Placa de Desenvolvimento UTP 128-84 possui uma interface de comunicao paralela que permite o desenvolvimento de sistemas com comunicao bidirecional paralela com computadores e outros equipamentos. A interface paralela tambm incorpora o dispositivo de programao (ByteBlaster) do PLD Altera EPM7128SLC84. A Figura 14 mostra o conector de 26 vias da interface paralela e de programao da Placa de Desenvolvimento UTP 128-84.

Figura 14 Interface paralela e de programao da Placa de Desenvolvimento UTP 128-84

O Quadro 5 mostra os pinos do PLD correspondentes a cada um dos pinos da interface paralela e de programao.

31

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Quadro 5 Pinagem utilizada na interface paralela e de programao da Placa de Desenvolvimento UTP 128-84
SINAL PINO DO PLD PINO CONECTOR DB-25 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 TIPO

STROBE D0 D1 D2 D3 D4 D5 D6 D7 ACK BUSY PAPER END SELECT OUT AUTO FEED ERROR INIT SELECT IN

25 5 6 8 9 12 15 16 17 18 20 21 22 29 24 27 28

Entrada Bidirecional Bidirecional Bidirecional Bidirecional Bidirecional Bidirecional Bidirecional Bidirecional Sada Sada Sada Sada Entrada Sada Entrada Entrada

32

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Interface serial: A Placa de Desenvolvimento UTP 128-84 possui uma interface de comunicao serial padro RS-232C que permite o desenvolvimento de sistemas digitais com comunicao serial com microcomputadores e outros equipamentos eletrnicos. utilizado um circuito integrado para a converso dos sinais do padro RS-232C para TTL e vice-versa. Os sinais disponveis nesta interface so Tx (Transmisso de dados), Rx (Recepo de dados), CTS (Clear to Send) e RTS (Request to Send). A Figura 15 mostra o circuito integrado para a converso de nveis e o conector DB-9 da interface serial padro RS-232C da Placa de Desenvolvimento UTP 128-84.

Figura 15 Interface serial padro RS-232C da Placa de Desenvolvimento UTP 128-84

33

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

O Quadro 6 mostra os pinos do PLD correspondentes a cada um dos pinos da interface serial da Placa de Desenvolvimento UTP 128-84.
Quadro 6 Pinagem utilizada na interface serial da Placa de Desenvolvimento UTP 128-84
SINAL PINO DO PLD PINO CONECTOR DB-9 2 3 6 7 5 TIPO

Tx Rx RTS CTS GND

11 57 60 58

Sada Entrada Sada Entrada Referncia

Barramento de expanso: A Placa de Desenvolvimento UTP 128-84 possui um barramento de expanso com pinos para ligao externa de outros dispositivos que podem ser configurados pelo usurio. So disponveis no barramento de expanso 20 pinos de sinais provenientes do PLD que podem ser configurados como entrada, sada ou do tipo bidirecional. Alguns pinos existentes no barramento de expanso so compartilhado com os LEDs e com os displays de sete segmentos. Alm destes pinos, so disponveis no barramento de expanso o sinal de clock, 4 sinais provenientes das chaves, 4 sinais provenientes da interface serial, alm da alimentao e
34

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

terra. A interface de expanso pode ser utilizada para controlar dispositivos perifricos, tais como: motores de passo, dispositivos de memria, servomotores, conversores A/D e D/A, PWMs, teclados, etc. A Figura 16 mostra o conector do barramento de expanso da Placa de Desenvolvimento UTP 128-84.

Figura 16 Conector do barramento de expanso da Placa de Desenvolvimento UTP 128-84

35

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Quadro 7 Pinagem do barramento de expanso da Placa de Desenvolvimento UTP 128-84

PINO CONECTOR 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 PINO DO PLD SINAL TIPO

NC NC 11 57 60 58 75 76 70 73 74 77 79 69

12 Vcc 12 Vcc Tx Rx RTS CTS SEG A SEG B SEG C SEG D SEG E SEG F SEG G SEG DP LED 0 LED 1 LED 2

Alimentao Alimentao Entrada Entrada Entrada Entrada Entrada Entrada Entrada Entrada Entrada Entrada Entrada Entrada Entrada Entrada Entrada

60 58 57

36

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

PINO CONECTOR 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34

PINO DO PLD

FUNO

TIPO

56 55 54 52 51 61 63
NC NC 30 34 36 39 NC NC NC NC

LED 3 LED 4 LED 5 LED 6 LED 7 LED 9 LED 10 +5Vcc +5Vcc CH 0 CH 1 CH 2 CH 3 GND GND 10MHz GND

Entrada Entrada Entrada Entrada Entrada Entrada Entrada Alimentao Alimentao Sada Sada Sada Sada Referncia Referncia Sada Referncia

37

P L A C A

D E

D E S E N V O L V I M E N T O

U T P

1 2 8 - 8 4

Gerador de clock: A Placa de Desenvolvimento UTP 128-84 possui uma base de tempo interna de 10MHz com cristal: permite o desenvolvimento de sistemas digitais que necessitem de uma base de tempo precisa tais como relgios, temporizadores, geradores de cdigo, etc. O sinal de clock, com freqncia de 10MHz aplicado diretamente ao pino 83 do PLD Altera. A Figura 17 mostra co circuito para gerao da base de tempo de 10MHz da Placa de Desenvolvimento UTP 128-84.

Figura 17 Circuito para gerao da base de tempo de 10MHz da Placa de Desenvolvimento UTP 128-84

Existe uma chave do tipo push-button que permite interromper temporariamente o funcionamento do gerador de clock. Este procedimento pode ser necessrio no incio de uma operao de gravao do PLD, evitando que a aplicao contnua do sinal de clock interfira na gravao.

38

Esta pgina foi intencionalmente deixada em branco.

39