Sei sulla pagina 1di 19

GRADO EN:

INGENIERA DE COMPUTADORES

Guin de Prctica 2 Sistemas de Adquisicin de datos


ELECTRNICA
Curso 2011/12

2.1

Prctica 2

Sistema

de

adquisicin

de

datos

Contenido
2.1. OBJETIVOS ................................................................................................ 3 2.2. FUNDAMENTOS TERICOS ................................................................... 3
2.2.1. Conversin analgico-digital ........................................................................... 4 2.2.2. Conversin digital-analgica ........................................................................... 7

2.3. MATERIAL NECESARIO ......................................................................... 7 2.4. DESARROLLO DE LA PRCTICA.......................................................... 7


2.4.1. Especificaciones ............................................................................................... 7 2.4.2. Conversin analgico-digital ........................................................................... 8 2.4.3. Conversin digital-analgica ......................................................................... 15 2.4.4. Montaje prctico ............................................................................................ 17 2.4.5. Posibles mejoras............................................................................................. 18

2.2

Sistema de adquisicin de datos

2.1 OBJETIVOS
Con esta prctica se pretende realizar un sistema bsico de adquisicin de datos, a partir de dos elementos fundamentales: un conversor analgico-digital (ADC) y un conversor digitalanalgico (DAC). Tambin se tratar de exponer la importancia en este tipo de sistemas de los circuitos de muestreo y retencin (Sample & Hold). Para ello: Se revisarn las tcnicas de adquisicin de datos. Se expondrn los mtodos usuales para transformar seales analgicas en seales digitales y viceversa. Se estudiarn los diferentes tiempos caractersticos de un Sistema de Adquisicin de Datos (SAD).

La prctica est dividida en 3 partes (Sample & Hold, ADC y DAC) lo que facilita el desarrollo independiente de cada una de ellas para poder verificar los resultados parciales.

2.1 FUNDAMENTOS TERICOS


El diagrama general de partida se muestra en la Figura 2.1 donde se pueden apreciar los 3 grandes bloques que forman el diseo.

Figura 2.1 Esquema general del circuito propuesto

Como se puede observar, el circuito propuesto es un sistema muy sencillo que toma una seal analgica de entrada para digitalizarla y, a partir del resultado de dicha conversin, recupera la seal original mediante un conversor digital-analgico. Sobre este sistema se estudiarn los problemas y limitaciones que presentan este tipo de operaciones, as como los distintos subsistemas que intervienen en ellas.

2.3

Prctica 2

Sistema

de

adquisicin

de

datos

Las funciones de los distintos bloques que aparecen en la figura son: Circuito de muestreo y retencin o Sample & Hold (LF398): circuito que se encarga de tomar el valor instantneo de la seal de entrada y mantenerlo estable a su salida durante el tiempo necesario para que el conversor analgico-digital realice la conversin. Como se explica posteriormente, este circuito toma muestras de la seal de entrada en los momentos indicados por la seal de reloj, cuya frecuencia determina la frecuencia de muestreo y, por tanto, tiene que respetar el teorema de Nyquist:

f muestreo 2 f seal
Conversor analgico-digital (ADC804): circuito que convierte el valor analgico de su seal de entrada en un cdigo digital. Conversor digital-analgico (DAC800): circuito que se encarga de convertir un dato digital en su correspondiente valor analgico. Seal de control: seal que gobierna el proceso de conversin.

2.1.1 Conversin analgico-digital


Una conversin analgico-digital (A/D) implica obtener una representacin digital de una magnitud analgica, mediante su codificacin en un nmero determinado de bits, que denominaremos n. Las operaciones necesarias, ya introducidas en el apartado anterior, para convertir una seal analgica en un conjunto de cdigos digitales son: Preprocesado El primer paso lo constituye el muestreo de la seal de entrada. Un circuito de muestreo y retencin se encarga de tomar valores de dicha seal peridicamente, mantenindolos estables a su salida durante un determinado tiempo, necesario para que el ADC realice la conversin. El momento en el que se toman los valores (instantes de muestreo) y el tiempo que son retenidos estn marcados por una seal de control. El proceso se muestra grficamente en la Figura 2. 2.

2.4

Sistema de adquisicin de datos

Figura 2. 2. Proceso de muestreo y retencin

Conversin La conversin es el proceso por el cual cada muestra analgica (entrada) se representa por un cdigo de n bits (cdigo digital de salida). Este cdigo, por ser de n bits, slo puede representar N = 2 n valores diferentes, aunque las muestras analgicas pueden tomar infinitos valores. Por ello, antes de generar el cdigo de salida es necesario realizar un proceso previo, denominado cuantificacin, en el cual se transforma el valor de la muestra en otro perteneciente a un conjunto finito de valores (niveles de cuantificacin), cada uno de los cuales se corresponde con un cdigo digital (vase la Figura 2.3).

Figura 2.3 Proceso de cuantificacin

A continuacin, mediante el proceso denominado codificacin, se asigna a cada muestra cuantificada su correspondiente cdigo. La conversin analgico-digital completa se realiza por tanto con el circuito mostrado en la Figura 2.4, en que el ADC realiza la conversin completa: cuantificacin y codificacin.

2.5

Prctica 2

Sistema

de

adquisicin

de

datos

Figura 2.4 Esquema de un SAD con S&H y ADC

En apartados posteriores se estudiarn los detalles de la implementacin de este bloque de forma prctica. Conocidos los distintos elementos que intervienen en el proceso de conversin analgicodigital, es necesario realizar un estudio detallado de las seales que lo controlan y las restricciones de tiempo que deben ser respetadas. Uno de los parmetros ms importantes que intervienen en el proceso es el tiempo de conversin, TC, o tiempo mnimo durante el cual la entrada del ADC debe ser estable para que ste realice correctamente la conversin. Este parmetro marca la velocidad mxima a la cual el circuito de muestreo y retencin debe muestrear la seal de entrada, de forma que entre la toma de una muestra y la siguiente transcurra siempre, como mnimo, el tiempo de conversin del ADC. Expresado matemticamente:

f muestreo

mx

1 TC

Este clculo sera suficiente si el circuito de muestreo y retencin pudiera obtener el valor de las muestras de forma instantnea. Sin embargo, el proceso de muestreo es ms complejo e incluye en el clculo otros dos parmetros que deben ser respetados: el tiempo que necesita el S&H para adquirir la sealo tiempo de adquisicin, tadq, y el tiempo de paso de muestreo a retencin o tiempo de apertura, tap. Considerando todos los tiempos involucrados:

f muestreo

mx

1 TC + t adq + t ap

De las grficas que proporciona el fabricante del circuito de muestreo y retencin puede comprobarse que el tap es despreciable frente a los otros dos tiempos y que la frecuencia mxima de muestreo puede aproximarse por:

f muestreo

mx

1 TC + t adq

Tanto TC como tadq sern estudiados con ms detalle en apartados posteriores al realizar el desarrollo prctico. De la ecuacin anterior, por el teorema de Nyquist, es fcil obtener el valor

2.6

Sistema de adquisicin de datos

de la frecuencia mxima que puede tener la seal de entrada para que el sistema realice correctamente la conversin:

f entrada

mx

f muestreo 2

mx

2.1.1 Conversin digital-analgica


Efectuar una conversin de este tipo implica la transformacin de un cdigo digital de n bits en una seal de salida analgica. Esta salida podr ser bien una tensin o una corriente, dependiendo esto del conversor utilizado. Como se ver posteriormente, en esta prctica se utilizar un circuito comercial que proporciona una salida en corriente.

2.1. MATERIAL NECESARIO


Conversor Analgico - Digital: ADC804 Conversor Digital - Analgico: DAC800 Sample and Hold (S/H): LF398 Amplificador Operacional: LM741 (o similar con, por lo menos, dos amplificadores operacionales por encapsulado) Temporizador: 555 8 micro interruptores

2.1.DESARROLLO DE LA PRCTICA
En este apartado se describe el diseo final de la prctica. En primer lugar, se presentan las especificaciones que debe cumplir dicho diseo, a continuacin se comentan los detalles de la implementacin prctica de cada uno de los bloques anteriormente explicados y, por ltimo, se explican los pasos que se deben realizar en el montaje de este diseo.

2.1.1. Especificaciones
Para el desarrollo de la prctica se parte, en primer lugar, de las especificaciones prcticas: El circuito estar alimentado con 5V. La tensin de entrada estar comprendida entre -1V y 1V . El rango de la seal de salida debe ser el mismo que el de la seal de entrada.

2.7

Prctica 2

Sistema

de

adquisicin

de

datos

2.1.1. Conversin analgico-digital


En primer lugar, y puesto que el conversor analgico-digital que se va a utilizar, ADC804, tiene un rango de tensin de entrada entre 0 y 5V (vanse hojas de caractersticas), es necesario desplazar la tensin de entrada de nuestro sistema para satisfacer esta restriccin. El circuito necesario se muestra en Figura 2.5.

Figura 2.5 Desplazador de nivel

Como puede observarse en dicha figura, el circuito es un desplazador de nivel que suma 1V. a la tensin de entrada. Esta tensin, que segn las especificaciones del diseo estar entre 1V y +1V, quedar desplazada, obtenindose en la salida una tensin entre 0 y 2V. Una vez desplazada la seal de entrada, sta puede ser introducida en el circuito de muestreo y retencin, cuyo esquema se muestra en la Figura 2.6:

Figura 2.6 Montaje del circuito de muestreo y retencin

Antes de proseguir con la descripcin del montaje, es necesario destacar dos aspectos importantes de este bloque. En primer lugar, la seal que controla este proceso se introduce por el terminal 8 y su frecuencia debe respetar las consideraciones tenidas en cuenta en el apartado

2.8

Sistema de adquisicin de datos

2.2.1. El funcionamiento simplificado de este circuito es el siguiente: durante el tiempo en que la seal de control est a nivel alto, el circuito toma el valor de la seal de entrada y lo pone a su salida cargando el condensador Ch; y cuando la seal de control est a nivel bajo, el circuito independiza la salida de la entrada, dejando que sea el condensador quien mantenga la tensin de salida estable, es decir, retenga la muestra. El segundo aspecto importante es la eleccin del valor de dicho condensador. Cuanto mayor sea su valor, ms estable ser la tensin a su salida. Debe cumplirse que la variacin de esta tensin durante el tiempo en el que el ADC est realizando la conversin, TC, sea siempre menor que 1 LSB , para que la conversin sea correcta. Expresado matemticamente:

VC

TC

1 1 2V P LSB = 2 2 2n

donde VP es la tensin de pico de la seal analgica de entrada y n es el nmero de bits del ADC, es decir, del cdigo digital. El valor de VC
TC

viene dado por:

VC = TC

dVC dt

Sustituyendo este resultado en la desigualdad anterior se puede despejar el valor mnimo de

dVC . Para conocer el valor de C se debe recurrir a las curvas que facilita el fabricante en las dt
dVC , con el valor de C. dt

hojas de caractersticas, en una de las cuales, mostrada en la Figura 2.7, se relaciona la cada de tensin por unidad de tiempo,

2.9

Prctica 2

Sistema

de

adquisicin

de

datos

Figura 2.7 Valor de

dVC

dt

en funcin de C

Sin embargo, esta condicin no es la nica que se debe tener en cuenta, puesto que existe un valor mximo que tambin debe ser respetado. La razn cualitativa que explica este valor mximo es que el condensador debe ser cargado durante los perodos de muestreo con suficiente rapidez como para que, al final de dichos perodos, el valor que quede retenido en la salida sea realmente el valor de la seal de entrada. Cuanto mayor sea el condensador, mayor ser el tiempo necesario para cargarlo. Este tiempo que necesita el circuito de muestreo y retencin para obtener una muestra se denomina tiempo de adquisicin, tadq, y es aproximadamente proporcional al valor del condensador. Para conocer la relacin exacta que existe entre el valor de C y tadq es necesario consultar, de nuevo, una de las curvas de la hoja de caractersticas del S&H que se extrae en la Figura 2.8.

2.10

Sistema de adquisicin de datos

Figura 2.8 Relacin entre el tiempo de adquisicin y el valor de C

En la Figura 2.9 se muestra el proceso completo de muestreo y retencin en detalle. Haciendo un breve resumen de todo lo expuesto anteriormente, puede observarse en dicha figura como, durante los niveles altos de la seal de control del circuito de muestreo y retencin, este circuito est capturando el valor de una muestra de la seal de entrada. Como mnimo, la seal de control deber estar a nivel alto el tiempo de adquisicin, tadq, y el condensador deber ser lo menor posible para reducir este tiempo al mximo. En cuanto a los niveles bajos de la seal de control, en ellos el circuito de muestreo y retencin deber mantener el valor de la muestra con una variacin menor que la explicada anteriormente, para lo que el condensador deber ser suficientemente grande (vanse ecuaciones anteriores). Por ltimo, este tiempo a nivel bajo est limitado por el valor del tiempo de conversin del ADC, TC: el tiempo que la seal de control se mantiene a nivel bajo debe ser mayor que TC.

Figura 2.9 Proceso de muestreo y retencin

2.11

Prctica 2

Sistema

de

adquisicin

de

datos

El procedimiento para estimar el valor del condensador debe ser, por tanto, el que sigue: en primer lugar se debe conocer al valor de TC. Con ello se tiene el tiempo mnimo que la seal de control debe estar a nivel bajo y se puede calcular el valor mnimo del condensador que mantiene la tensin de salida suficientemente estable usando las ecuaciones anteriores y la Figura 2.7. A partir de este resultado y haciendo uso de la Figura 2.8 se puede calcular el valor de tadq, y el valor definitivo de C. Conocidos TC y tadq, se deduce la frecuencia mxima expresada en el apartado 0. Cabe destacar una puntualizacin importante respecto a esta seal de control: puesto que TC, tiempo mnimo a nivel bajo de la seal de control, y tadq, tiempo mnimo a nivel alto, no son iguales, conviene generar una seal de control con un ciclo de trabajo distinto del 50%, y a este tipo de seal corresponde la expresin de la frecuencia mxima. Sin embargo, en este diseo se recomienda generar la seal de control, en principio, a partir del generador de seal disponible en el laboratorio y, por tanto, con un ciclo de trabajo del 50%. El perodo de la seal deber ser como mnimo el doble del tiempo ms restrictivo entre TC y tadq, es decir, el doble del mayor de los dos. Una vez estudiado el montaje del primer bloque, se describe a continuacin el montaje del ADC (Figura 2.10). Para ello, se realizar un anlisis justificando las conexiones realizadas en la figura y explicando la funcin de cada uno de los terminales

Figura 2.10 Montaje del conversor analgico-digital

En primer lugar, es especialmente interesante la utilidad del terminal 9. Este terminal permite configurar en el ADC el rango de tensiones de entrada que se van a introducir para asignar a esos valores los lmites de la salida. De esta forma se utiliza toda resolucin del circuito en el rango de entrada de inters, obtenindose la mxima precisin posible. Para ello hay que situar en el terminal 9 la tensin:

2.12

Sistema de adquisicin de datos

Ve max Ve min 2 0 = = 1V 2 2
Para generar esta tensin se utiliza el montaje de la Figura 2.11.

Figura 2.11 Tensin de referencia

Con el circuito generador de la tensin de referencia de la Figura 2.11 situado en el terminal 9 y conectando el terminal 7 a masa, es decir, V7 = 0V , el conversor asigna el mnimo cdigo digital a la tensin de entrada 0V y el mximo a

Vmax = V9 * 2 + V7 = 2V , que es, efectivamente, la tensin mxima de entrada que se


presentar en este caso. La salida del circuito de muestreo y retencin, es decir la tensin de entrada del ADC, se conecta al terminal 6. En cuanto a la seal de reloj que necesita el ADC, sta puede introducirse desde el exterior o bien generarse mediante un circuito R-C colocado en los terminales 4 y 19. Como se puede observar en la Figura 2.10, esta ltima es la solucin adoptada en este caso. La frecuencia de la seal de reloj vendr dada por la siguiente relacin:

f clk =

1 1,1 RC

Esta frecuencia controla el proceso de conversin del ADC y est estrechamente relacionada con el valor de TC a travs de las curvas que deben estudiarse en las hojas de caractersticas del circuito. Adems, es necesario generar una seal que indique al conversor en qu momento estn disponibles a su entrada las muestras analgicas que deben ser cuantificadas y decodificadas. Esta seal, WR , se introduce en el terminal 3 y debe estar sincronizada

2.13

Prctica 2

Sistema

de

adquisicin

de

datos

con la seal que gobierna el proceso de muestreo (seal de control del proceso de muestreo y retencin). Observando el cronograma del ADC (vanse las hojas de caractersticas), se comprueba que el proceso de conversin tiene lugar a partir del momento en el que se produce un flanco de subida en la seal WR . El diseo debe hacer coincidir los perodos de retencin de la seal de control del circuito de muestreo y retencin con los perodos en los que la seal WR indique al ADC que debe convertir una muestra. En otras palabras, los niveles bajos de la seal de control del S&H deben producirse al mismo tiempo que los niveles altos de WR . Esta es la razn por la cual, en el esquema del circuito completo, Figura 2.1, la seal WR es la inversa de la que controla el proceso de muestreo y retencin. El detalle de esta conexin se muestra en la figura 7.12.

Figura 2.12 Sincronizacin entre S / H y conversor ADC

Por ltimo, el ADC genera una seal, INTR (terminal 5), que permite saber en qu momento se ha realizado la conversin de una muestra con xito. En la Figura 2.13 se muestra cmo, transcurrido el tiempo de conversin a partir de un flanco de WR , el ADC indica el fin de la conversin con un pulso a nivel bajo en INTR . En caso de que el tiempo de conversin fuese mayor que el tiempo que WR se mantiene a nivel alto y el ADC no pudiera generar por tanto el cdigo digital, desapareceran los pulsos de INTR .

2.14

Sistema de adquisicin de datos

Figura 2.13 Seal INTR

2.1.1. Conversin digital-analgica


La conversin digital-analgica se realiza mediante un conversor cuyas caractersticas y montaje se describen a continuacin. El montaje de esta etapa se muestra en la Figura 2.14.

Figura 2.14 Montaje del DAC

En primer lugar, es necesario destacar que este conversor proporciona la salida en corriente lo que hace necesario un montaje especial para recuperar, a partir de esa corriente, la tensin original. Para disear este montaje es necesario conocer la relacin entre la corriente de salida,

I OUT (terminal 2), y el cdigo digital que se presenta a la entrada del conversor. Esta relacin, que
podemos encontrar en las hojas de caractersticas, viene dada por la siguiente ecuacin:

I out =
Siendo:

I ref
2n

(255 v dc )

2.15

Prctica 2

Sistema

de

adquisicin

de

datos

v dc : valor decimal del cdigo digital de entrada. (Ej.: v dc (00001001) = 9 )


I out : corriente de salida generada por el ADC.

I ref : corriente de referencia que se fija mediante la colocacin de una tensin


y una resistencia Rref adecuadas en cada uno de los terminales 14 y 15. Segn se puede observar en las hojas caractersticas, responde a la ecuacin:

I ref = Vref Rref .


Concretando para el caso de esta prctica, se tendr que disear un montaje que permita: Para v dc = 0 , I out = I ref , regenerar a la salida 1V, que es el nivel de tensin original que dio lugar al cdigo cuya v dc = 0 . Para v dc = 255 , I out = 0 , regenerar a la salida 1V, que es el nivel de tensin original que dio lugar al cdigo cuya v dc = 255 . El diseo de este montaje implica dos tareas claramente diferenciadas en las cuales el diseador tiene varios grados de libertad: En primer lugar, se debe fijar el valor de I ref . Una vez fijado ste, se debe implementar el circuito que genere las tensiones de salida a partir de la corriente I out generada por el DAC. En cuanto a I ref , en este caso se han fijado los valores de resistencias y tensiones adecuados para que el valor mximo de la corriente de salida sea 1mA como puede verse en el detalle de la Figura 2.15.

Figura 2.15 Generacin de

I ref

Los valores se han elegido atendiendo a la siguiente ecuacin:

I ref =

Vref Rref

VCC 5V = = 1mA Rref 5K

Fijada I ref , el segundo paso es la conversin de I out en la tensin adecuada. El objetivo del diseo que hay que colocar en el terminal de salida 2 es, como ya se ha explicado

2.16

Sistema de adquisicin de datos

anteriormente, obtener una tensin de - 1V cuando v dc = 0 I out = I ref y una tensin de 1V cuando v dc = 255 I out = 0 . De esta forma se estar regenerando la seal original. La solucin final, que puede verse en la Figura 2.16, pasa por colocar una resistencia de 2K en el terminal de salida (2) y una tensin fija de 1V en esta resistencia (puesto que en el laboratorio no se dispondr de fuentes de alimentacin suficientes para la generacin de esta tensin, se ha optado por utilizar un operacional en configuracin de seguidor con un potencimetro, que a partir de la tensin de alimentacin genere 1V).

Figura 2.16 Obtencin de la tensin de salida

De esta forma, la tensin de salida, que se toma del terminal 2 directamente es:

Vout = 1 V I out 2 K

2.1.1. Montaje prctico


a) En primer lugar, mntese el desplazador de nivel. Verifique cuidadosamente su funcionamiento, ya que una tensin negativa a su salida puede daar los circuitos que se van a conectar a continuacin. Qu elemento de proteccin podra aadir para evitarlo? b) Mntese el conjunto desplazador-ADC-DAC sin circuito de muestreo y retencin. Para comprobar el funcionamiento de la conversin analgico-digital, introdzcase una tensin de entrada continua prxima a 1V y, posteriormente, a 1V. Si se observan las salidas del ADC, los cdigos de estas dos tensiones deberan presentar 1 en todas las salidas para el primer caso y 0 en el segundo. Puesto que se estn observando tensiones continuas, no es necesario utilizar el circuito de muestreo y retencin. En cualquier, caso s ser necesaria la utilizacin de una seal de control, WR , que gobierne la generacin de los cdigos digitales. sta ser una seal cuadrada entre 0 y 5V con frecuencia media. c) En las condiciones del apartado anterior, obsrvese la seal INTR y comprubese que se est realizando la conversin correctamente.

2.17

Prctica 2

Sistema

de

adquisicin

de

datos

d) Sobre el mismo circuito anterior, introdzcase una seal de entrada con las siguientes caractersticas: amplitud = 0.8V y frecuencia = 10Hz. Manteniendo una seal WR igual a la del apartado anterior y observando la seal INTR comprubese que la conversin se realiza correctamente. (En este caso, y aunque la seal de entrada vara, lo hace con una frecuencia tan baja que sigue sin ser necesaria la presencia del circuito de muestreo y retencin.) e) Observe simultneamente en el osciloscopio, las seales de entrada y salida. f) Aumntese la frecuencia de la seal WR y obsrvense simultneamente en el osciloscopio las seales WR e INTR . Al aumentar la frecuencia de WR se est reduciendo el tiempo que se deja al ADC para generar los cdigos, en otras palabras, los flancos de subida de la seal, que son los que marcan el principio de la conversin, estn ms prximos. A una determinada frecuencia, el tiempo entre flancos ser menor que el tiempo de conversin y en la seal

INTR no aparecern los pulsos a nivel bajo que indican el xito en la conversin.
g) Con la frecuencia de WR situada en valores que permitan una correcta conversin, elvese la frecuencia de la seal de entrada anterior hasta ver que la seal de salida no se reconstruye convenientemente. Explique por qu ocurre este hecho. A qu frecuencia se produce dicho efecto? h) Introdzcase el circuito de muestreo y retencin, realizando los clculos tericos necesarios para la eleccin del condensador, y comprubese de nuevo el funcionamiento del sistema as como la frecuencia mxima de entrada que se reconstruye convenientemente a la salida. Cada cierto tiempo obsrvese la seal INTR para comprobar que las conversiones se realizan correctamente.

2.1.2 Posibles mejoras


2.1.1.1.1.Generacin de la seal de control y de la seal de entrada
En el montaje propuesto, es necesario disponer de dos generadores de seal para obtener la seal de control y la seal de entrada. Se propone, como mejora al sistema, el diseo de un generador de onda cuadrada que genere la seal de control. Para ello hgase uso de un temporizador 555 en configuracin de aestable.

2.18

Sistema de adquisicin de datos

2.1.1.1.2 Variacin del ciclo de trabajo de la seal de reloj


En el circuito propuesto anteriormente se ha utilizado como seal de control del proceso de muestro y retencin, as como para la conversin en el ADC, la seal del generador de funciones. Esto ha obligado, como se ha explicado con anterioridad en el apartado 0, a mantener el ciclo de trabajo de la seal en el 50%, lo que no es ptimo para esta aplicacin, ya que el tiempo de muestreo (nivel alto de la seal) y el de retencin (nivel bajo de la seal) no tienen por qu ser iguales. Utilizando el mnimo condensador que satisfaga las restricciones escritas en apartados anteriores y manteniendo el tiempo de retencin necesario determinado por el tiempo de conversin, se puede reducir al mximo el tiempo de muestreo, durante el cual el condensador del circuito de muestreo y retencin se est cargando, haciendo posible reducir el perodo de esta seal de control y por tanto aumentando la frecuencia mxima de conversin del sistema. Se propone como mejora al sistema anterior, generar la seal de control mediante un monoestable (con el circuito 555) que permita variar el ciclo de trabajo de la seal. Comprubese su funcionamiento realizando los clculos tericos oportunos.

2.19