UD2

UNIDAD 2
SISTEMAS DE NUMERACIN Y LGEBRA DE BOOLE

TCNICAS Y PROCESOS EN LAS INSTALACIONES AUTOMATIZADAS EN LOS EDIFICIOS CFGS INSTALACIONES ELECTROTCNICAS Alejandro G. Castro
Tcnicas y procesos en las instalaciones automatizadas en los edificios
Alejandro G. Castro
NDICE 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 22. 23. 24. 25. 26. 27. 28. Sistemas digitales................................................................................................................................. 3 Sistemas de numeracin...................................................................................................................... 3 Sistema de numeracin decimal ......................................................................................................... 4 Sistema de numeracin binario........................................................................................................... 4 Sistema de numeracin hexadecimal ................................................................................................. 5 Operaciones Binarias ........................................................................................................................... 6 lgebra de Boole................................................................................................................................. 10 Funcin Lgica.................................................................................................................................... 10 Funcin NOT (NO)............................................................................................................................... 10 Funcin AND (Y) ............................................................................................................................. 11 Funcin OR (O) .............................................................................................................................. 11 Funcin NAND (NOY) ..................................................................................................................... 12 Funcin NOR (NOO) ....................................................................................................................... 12 Funcin XOR (O exclusiva)............................................................................................................ 13 Funciones lgicas con lgica cableada ....................................................................................... 13 Pstulados del lgebra de Boole .................................................................................................. 15 Simplificacin de funciones lgicas............................................................................................. 17 Formas cannicas .......................................................................................................................... 17 Planteamiento de un circuito lgico ............................................................................................. 20 Minimizacin de funciones booleanas ......................................................................................... 21 Mtodo grfico de Karnaugh ......................................................................................................... 21 Procedimiento de diseo de circuitos lgicos ............................................................................ 24 Sistemas combinacionales............................................................................................................ 29 Codificadores .................................................................................................................................. 30 Decodificadores .............................................................................................................................. 31 Multiplexores................................................................................................................................... 33 Demultiplexores .............................................................................................................................. 34 Problemas propuestos................................................................................................................... 35
2-2
Sistemas de numeracin y lgebra de Boole
Alejandro G. Castro
1.
Sistemas digitales
Los sistemas digitales son los sistemas automticos - o de control - gobernados por variables que pueden tomar un nmero finito de valores. Los ms comunes son los gobernados por variables binarias. stas pueden tomar dos estados posibles: verdadero - falso, activo - inactivo, abierto - cerrado, activado desactivado, valor alto valor bajo, conduce no conduce, etc. Los sistemas digitales pueden realizarse con diferentes tecnologas: lgica cableada (contactos, rels), circuitos integrados, autmatas programables, circuitos neumticos e hidrulicos, etc; pero todos tienen en comn el hecho de manejar valores binarios (0,1). Por ello su funcionamiento tiene una base comn en el lgebra de Boole, y el sistema de numeracin binario. Conocer estas herramientas ser importante para poder abordar satisfactoriamente problemas de diseo de sistemas domticos y sistemas automticos en general.
2.
Sistemas de numeracin
Todos estamos acostumbrados a manejar el sistema de numeracin decimal sin grandes esfuerzos. Es el que hemos aprendido en la escuela y con el que empezamos a hacer nuestras primeras cuentas. Cuando los hombres empezaron a contar usaron los dedos, guijarros, marcas en bastones, nudos en una cuerda y algunas otras formas para ir pasando de un nmero al siguiente. A medida que la cantidad crece se hace necesario un sistema de representacin ms prctico. En diferentes partes del mundo y en distintas pocas se lleg a la misma solucin, cuando se alcanza un determinado nmero se hace una marca distinta que los representa a todos ellos. Este nmero es la base. Se sigue aadiendo unidades hasta que se vuelve a alcanzar por segunda vez el nmero anterior y se aade otra marca de la segunda clase. Cuando se alcanza un nmero determinado (que puede ser diferente del anterior constituyendo la base auxiliar) de estas unidades de segundo orden, las decenas en caso de base 10, se aade una de tercer orden y as sucesivamente. La base que ms se ha utilizado a lo largo de la Historia es 10 segn todas las apariencias por ser ese el nmero de dedos con los que contamos. Hay alguna excepcin notable como son las numeracin babilnica que usaba 10 y 60 como bases y la numeracin maya que usaba 20 y 5 aunque con alguna irregularidad. Desde hace 5000 aos la gran mayora de las civilizaciones han contado en unidades, decenas, centenas, millares etc. es decir de la misma forma que seguimos hacindolo hoy. Sin embargo la forma de escribir los nmeros ha sido muy diversa y muchos pueblos han visto impedido su avance cientfico por no disponer de un sistema eficaz que permitiese el clculo. Casi todos los sistemas utilizados representan con exactitud los nmeros enteros, aunque en algunos pueden confundirse unos nmeros con otros, pero muchos de ellos no son capaces de representar grandes cantidades, y otros requieren tal cantidad de smbolos que los hace poco prcticos. Pero sobre todo no permiten en general efectuar operaciones tan sencillas como la multiplicacin, requiriendo procedimientos muy complicados que slo estaban al alcance de unos pocos iniciados. De hecho cuando se empez a utilizar en Europa el sistema de numeracin actual, los abaquistas, los profesionales del clculo se opusieron con las ms peregrinas razones, entre ellas la de que siendo el clculo algo complicado en s mismo, tendra que ser un mtodo diablico aquel que permitiese efectuar las operaciones de forma tan sencilla. El sistema actual fue inventado por los indios y transmitido a Europa por los rabes. Del origen indio del sistema hay pruebas documentales ms que suficientes, entre ellas la opinin de Leonardo de Pisa (Fibonacci) que fue uno de los introductores del nuevo sistema en la Europa de 1200. El gran mrito fue la introduccin del concepto y smbolo del cero, lo que permite un sistema en el que slo diez smbolos puedan representar cualquier nmero por grande que sea y simplificar la forma de efectuar las operaciones. La importancia del sistema decimal radica en que se utiliza universalmente para representar cantidades fuera de un sistema digital. Junto con el sistema de numeracin decimal existen otros sistemas que son tambin utilizados para tareas especficas, como el sistemas binario o el sistema hexadecimal. En los sistemas digitales, aquellos en los que las variables toman dos valores 0 y 1 el sistema binario(sistema de base dos) es de gran utilidad. En un sistema digital las operaciones se realizan en sistema binario, y por tanto la programacin de sistemas digitales exige en muchos casos conocer a fondo este sistema. Habr situaciones en las cuales los valores decimales tengan que convenirse en valores binarios antes de que se introduzcan en sistema digital. Otras veces los valores binarios de las salidas de un circuito digital se tendrn que convertir a valores decimales para presentarse al mundo exterior. Por otro lado del binario y el decimal, otros dos sistemas de numeracin encuentran amplias aplicaciones en los sistemas digitales. Los sistemas octal (base 8) y hexadecimal (base 16) se usan con el mismo fin, que es ofrecer un eficaz medio de representacin de nmeros binarios grandes. Como veremos, ambos sistemas numricos tienen la ventaja de que pueden convenirse fcilmente al y del binario.
2-3
Alejandro G. Castro
3.
Sistema de numeracin decimal
El sistema de numeracin decimal es un sistema posicional en base 10: el valor de las cifras depende de la situacin que ocupen dentro del nmero, y construimos todos los nmeros con 10 smbolos diferentes: {0,1,2,3,4,5,6,7,8,9} Esto se puede ver con ms claridad desarrollando un nmero del sistema decimal:
1278 = 1000 + 200 + 70 + 8 = 1 1000 + 2 100 + 7 10 + 8 1 = 1 10 3 + 2 10 2 + 7 101 + 8 10 0

Las potencias de 10 que multiplican a cada una de las cifras es lo que llamaremos el peso de cada cifra. Al estar en el sistema decimal utilizamos 10 nmeros, la base es 10 y el peso de cada cifra son potencias de 10. La notacin que utilizaremos para indicar que un nmero est expresado en sistema decimal ser el subndice 10 o d
4.
Sistema de numeracin binario
El sistema binario es un sistema de numeracin posicional en base 2, utilizamos solamente dos smbolos diferentes , para representar todos los nmeros: {0,1} La notacin que utilizaremos para indicar que un nmero est expresado en sistema decimal ser el subndice 2 o b Conversin de binario a decimal: Cualquier nmero binario puede convenirse a su equivalente decimal, simplemente sumando en el nmero binario las diversas posiciones que contenga un 1. Ejemplo 1: convertir 1110112 en decimal.
1110112 = 1 2 5 + 1 2 4 + 1 2 3 + 0 2 2 + 1 21 + 1 2 0 = 2 5 + 2 4 + 2 3 + 21 + 2 0 = 32 + 16 + 8 + 2 + 1 = 5910
Los pesos correspondientes a las cifras decimales sern 1/2, 1/4, 1/8 , 1/16, .... Ejemplo 2: convertir 1001,0012 en decimal.
1001,0012 = 1 2 3 + 0 2 2 + 0 21 + 1 2 0 + 0 (1 / 21 ) + 0 (1 / 2 2 ) + 1 (1 / 2 3 ) = 8 + 1 + (1 / 8) = 9,12510
Conversin de decimal a binario: una forma de realizar el paso de decimal a binario es dividir repetidas veces el nmero en decimal entre dos, marcamos los restos (que al dividir entre dos slo podrn ser 0 o 1) y el ltimo cociente. Para formar el nmero binario tomamos el ltimo cociente como bit ms significativo y a continuacin los restos de abajo a arriba: Ejemplo 3: convertir 17410 a binario. 174 2 0 87 1 2 43 1 2 21 1 2 10 0 2 5 1 2 2 0 2 1
17410 = 10101110 2
Si el nmero que queremos convertir tiene decimales, procederemos con la parte entera igual que en el ejemplo anterior. Para convertir la parte decimal multiplicaremos por dos la parte decimal. Del resultado obtenido separaremos la parte decimal y la volveremos a multiplicar por dos. Volvemos a hacer lo mismo
2-4
Alejandro G. Castro
con la parte decimal del resultado obtenido. Detendremos el proceso cuando la parte decimal obtenida sea cero. La parte decimal del nmero expresado en binario la obtendremos con la parte entera de los resultados obtenidos en los productos. Ejemplo 4: convertir 26,187510 a binario.
26 0
2 13 1 2 6 0 2 3 1 2 1 0,50000 x2 -----------1,00000
0,1875 x2 ----------0,3750
0,3750 x2 ------------0,7500
0,7500 x2 ----------1,5000
26,187510 = 11010,00112
Al igual que los nmeros decimales, los nmeros binarios pueden presentar un nmero infinito de cifras decimales. En este caso detendremos el proceso cuando alcancemos la precisin deseada. Ejemplo 5: convertir 1,610 a binario. La parte entera del nmero binario ser 1. 0,6 x2 ----1,2 0,2 x2 ----0,4 0,4 x2 ----0,8 0,8 x2 ----1,6 0,6 x2 ----1,2
A partir de la cuarta multiplicacin el las cifras decimales se repetirn
1,610 = 1,10012
5. Sistema de numeracin hexadecimal
El sistema hexadecimal es un sistema de numeracin posicional en base 16, utilizamos 16 smbolos diferentes , para representar todos los nmeros. Para completar los 16 smbolos a continuacin del 9 se aaden las letras A, B, C, D, E, F, escritas en maysculas. Sus valores correspondientes en decimal sern, respectivamente, 10, 11, 12, 13, 14 y 15. Por tanto los smbolos que utiliza el sistema de numeracin hexadecimal sern: { 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F } La notacin que utilizaremos para indicar que un nmero est expresado en sistema decimal ser el subndice 16 o h Conversin de hexadecimal a decimal: Cualquier nmero hexadecimal puede convenirse a su equivalente decimal, sumando los productos del valor equivalente en decimal por el peso correspondiente a cada cifra. Ejemplo 6: convertir 3AF16 en decimal.
3 AF16 = 3 16 2 + 10 161 + 15 16 0 = 3 256 + 10 16 + 15 1 = 768 + 160 + 15 = 94310

Conversin de binario a hexadecimal: una de las razones para utilizar el sistema hexadecimal es que permite representar los nmeros con un menor nmero de cifras que el decimal y el binario. Adems la conversin de binario a decimal es casi directa. Fijndonos en la tabla 1 podemos observar que con cuatro bits de un nmero binario podemos representar los nmero decimales del 0 al 15 , o lo que es lo mismo, los diecisis smbolos del cdigo hexadecimal. Para convertir un nmero binario en hexadecimal
2-5
Alejandro G. Castro
agruparemos sus bits de cuatro en cuatro desde la derecha y escribiremos el equivalente en hexadecimal de cada uno de estos grupos.
Figura 2.1, Equivalencia binario-decimal-hexadecimal
binario 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
hexadecimal 0 1 2 3 4 5 6 7 8 9 A B C D E F
Ejemplo 5.2: convertir 1 10011100010111001110011000110011 2 en hexadecimal. 0001 1001 1100 0101 1100 1110 0110 0011 0011
110011100010111001110011000110011 2 = 19C5CE63316
6.
Operaciones Binarias
En lo que sigue se adopta como convencin la lgica positiva, lo que implica: verdadero = 1 = activo, falso = 0 = inactivo Hay cinco operaciones binarias bsicas: AND, OR, NOT, XOR y ADD. La resta, multiplicacin y divisin se derivan de estas cinco anteriores. Cualquiera sea la longitud de la palabra (conjunto de bits que forman un nmero en binario) o palabras objeto de la operacin, siempre se hace de a un bit por vez de derecha a izquierda (tal como si fuera una suma o resta con nmeros decimales). Esto permite una definicin de cada operacin que es independiente de la longitud del o de los operando(s). La operacin NOT es la nica que se realiza sobre un slo operando (es unaria), y las otras cuatro sobre dos operandos. - La operacin AND (Y) tiene resultado 1 si sus dos operandos son ambos 1 - La operacin OR (O) tiene resultado 1 si cualquiera de sus operandos es 1 - La operacin XOR tiene resultado 1 si los operandos son distintos (uno en 0 y el otro en 1) - La operacin NOT (NO) tiene resultado 1 si el operando es 0 y viceversa - La operacin ADD (SUMA) se define igual que con los nmeros decimales
2-6
Alejandro G. Castro

Figura 2.1, operaciones binarias
AND 0*0=0 0*1=0 1*0=0 1*1=1
OR 0+0=0 0+1=1 1+0=1 1+1=1
XOR 0X0=0 0X1=1 1X0=1 1X1=0
NOT NOT 1 = 0 NOT 0 = 1 -----
SUMA 0+0=0 0+1=1 1+0=1 1 + 1 = 10
Ejemplo 7: La suma se realiza igual que en el sistema decimal. Hay que tener en cuenta que al sumar en sistema decimal tenemos un acarreo(nos llevamos una) cuando el resultado de la suma de dos cifras es mayor que nueve. Al sumar en binario tendremos acarreo si la suma de dos cifras en mayor que uno.
1 1 1 1 1 1 1
Acarreo 25 + 43 68 + 1 1 0, 1 0 1 1 0 1, 0 1 1 0 0 1 1, 1 1
Acarreo 6,50 + 13,25 19,75
1 1 0 0 1 + 1 0 1 0 1 1 1 0 0 0 1 0 0
Ejemplo 8: La multiplicacin se realiza de la misma forma que en el sistema decimal. 1 1 0 0 1 x 1 0 0 1 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 1 0 1 1 0 1 1 25 x19 225 25 475
Ejemplo 9: Reglas de la divisin binaria: 0/0 no permitida, 1/0 no permitida, 0/1=0, 1/1=1 1 1 0, 0 1 0 1 0 0 0 0 1 0 0 Es lo que hacemos en la suma decimal 5+5=10 (nos llevamos "1" para la operacin del dgito siguiente). Este llevarse "1" es bastamente usado entre los procesadores digitales y tiene un nombre especial: carry (lo ver abreviado como CY, C o CF-por carry flag), lo que en castellano se traduce como "acarreo" .Estas operaciones tambin se llaman "booleanas" ya que se basan en el lgebra de Boole. Muchas computadoras digitales utilizan un sistema numrico de complemento a base a fin de minimizar la cantidad de circuitos necesarios para realizarla aritmtica de enteros. Por ejemplo, se puede realizar la operacin A - B calculando A + (- B) donde (- B) est representado por el complemento a 2 de B. Por tanto, la computadora slo necesita un sumador binario y algunos circuitos complementarios para la suma y la resta. Las mquinas que utilizan el sistema numrico de complemento a 2 pueden representar enteros en el n-1 n-1 intervalo 2 2 -1, donde n es el nmero de bits disponibles para representar a N. n-1 n-1 Observe que 2 -1=(0,11...1)2ms y que 2 =(1,00...0)2ms, donde el bit extremo representa el signo y los n-1 bits restantes representan la magnitud. Se considerarn tres casos para ilustrar la aritmtica en el sistema numrico de complemento a dos: A=B+C, A=B-C y A=-B-C. Se describir cada caso en general y para todos los casos se supondr que B>0 y C >0. Los resultados se pueden generalizar fcilmente, si B y C son negativos. 1 0 1 1, 0 0 1
2-7
Alejandro G. Castro
Ejemplo 10: Calcular A=B+C. Como B y C son positivos, A tambin lo ser, y esto se convierte simplemente en (A)2 = (B) 2 + (C) 2 n-1 Como los tres nmeros son positivos, no hay que utilizar complemento a dos. Cuando A> 2 -1, es decir, cuando hay desbordamiento existe una dificultad. Es fcil detectar tal condicin, ya que el bit del signo de A ser incorrecto. Calcule (9)10 + (5)10 con aritmtica de complemento a dos de 5 bits. +(9) 10 = +(1001) 2 = (0,1001) 2ms +(5) 10 = +(0101) 2 = (0,0101) 2ms Al sumar estos cdigos de 5 bits se obtiene 0 1 0 0 1 0 0 1 0 1 __________________ + 0 1 1 1 0 Como el resultado tambin tiene un bit de signo 0, representa correctamente la suma derecha, que se interpreta como, (0,1110)2ms = +(1110)2 = (14)10 Ejemplo 11: Calcular (12)10 + (7)10 (12)10 = +(1100)2 = (0,1100)2ms (7)10 = +(0111)2 = (0,0111)2ms Sumando los dos cdigos de 5 bits resulta 0 1 1 0 0 0 0 1 1 1 ______________________ + 1 0 0 1 1 El resultado es (1,0011)2ms, que se interpreta, como (1,0011)2ms= -(1101) = -(13)10 El resultado es un nmero negativo. Sin embargo, esto no puede ser correcto, por lo que debe haber una explicacin. La respuesta es que la suma de los dos nmeros dados requiere mas espacio que los cinco bits originados para representarla. La suma correcta es +(19)10, que est fuera del intervalo de nmeros de complemento a dos de cinco bits, pues la escala total positiva es (0,1111)2ms=+(15)10. El bit de signo incorrecto obtenido en los clculos indica un resultado incorrecto. Por tanto, hay una condicin de desbordamiento. Ejemplo 12: Calcular A = B - C. Se considera este clculo como A = B +(- C) de la siguiente manera: A = (B)2 + (- (C)2) A = (B)2 + [C]2 n A = (B)2 + 2 (C)2 n A = 2 + (B - C)2 n n n 2 es un trmino adicional. Si B C, entonces B-C 0, lo que hace A 2 . El trmino 2 representa un bit de acarreo y se puede ignorar, conservando (B - C)2. Por tanto (A)2 = (B)2 + [C]2 y se descarta el acarreo. n Si B < C, entonces B - C < 0, lo que da A = 2 - (C B)2= [C - B]2, o A= - (C - B)2 que es la respuesta deseada. En este caso no hay acarreo. Si B y C son ambos positivos, la magnitud de B - C siempre ser menor que cualquiera de los dos nmeros. Esto significa que no se presenta desbordamiento al calcular B - C. Ejemplo 13: Calcular (12)10 (5)10 Se realiza este clculo como (12)10 + (-(5)10) (12)10 = (1100)2 = (0,1100)2ms -(5)10 = -(0101)2 = (1,1011)2ms Se suman los dos nmeros de 5 bits
2-8
Alejandro G. Castro
0 1 1 0 0 + 1 1 0 1 1 ______________________ 1 0 0 1 1 1 Al descartar el acarreo, el bit de signo es cero y por tanto, se interpreta el resultado como (0,0111)2ms = +(0111)2 = +(7)10 Ejemplo 14: Calcule (5)10 (12)10 Se realiza el clculo como (5)10 + (-(12)10). (5)10 = +(0101)2 = (0,0101)2ms -(12)10 = -(1100)2 = (1,0100)2ms Se suman los dos cdigos de 5 bits para obtener, 0 0 1 0 1 + 1 0 1 0 0 _________________ 0 1 1 0 0 1 En este caso no hay acarreo y el bit de signo es 1, lo que indica que el resultado es negativo. (1,1001)2ms = -[1,1001]2= -(00111)2ms= -(0111)2= -(7)10 Ejemplo 15: Calcule A = - B - C. El resultado es A = - (B + C) = [B + C]2. Representamos - B y - C mediante el complemento a dos de sus magnitudes, y calculamos A = (- B) + (C). Por tanto, A = [B]2 + [C]2.= 2 - (B)2 + 2 - (C)2 = 2 + 2 - (B + C)2 = 2 + [B + C]2 Si se descarta el bit de acarreo (2 ), el clculo produce el resultado correcto. Ejemplo 16: Calcule - (9)10 - (5)10 Se realiza el clculo como (- (9)10) + (- (5)10). (- 9)10 = - (1001)2 = (0,1001)2ms = [01001]2ms = (1,0111)2ms (- 5)10 = - (0101)2 = (0,0101)2ms = [0,0101]2ms = (1,1011)2ms Al sumar los dos cdigos de cinco bits se obtiene: 1 0 1 1 1 + 1 1 0 1 1 _________________ 1 1 0 0 1 0
n n n n n n
Al descartar el acarreo se tiene un bit de signo 1. Por tanto el resultado es correcto y se interpreta como: (1,0010)2ms = -[1,0010]2= -(01110)2ms= -(1110)2= -(14)10 En este caso puede haber desbordamiento, lo que se indica mediante un resultado que tiene un bit de signo incorrecto como en el ejemplo siguiente. Ejemplo 17: Calcule - (12)10 - (5)10 Se realiza el clculo como (- (12)10) + (- (5)10). (- 12)10 = - (1100)2 = (0,1100)2ms = (1,0100)2ms (- 5)10 = - (0101)2 = (0,0101)2ms = (1,1011)2ms Al sumar los dos cdigos de cinco bits se obtiene:
2-9
Alejandro G. Castro
1 0 1 0 0 + 1 1 0 1 1 ______________________ 1 0 1 1 1 1 Al descartar el acarreo, se interpreta el resultado como: (0,1111)2ms = (1111)2= (15)10 El resultado es incorrecto. Como el bit de signo es incorrecto, entonces, hay un desbordamiento. 7.
lgebra de Boole
El lgebra de Boole naci como herramienta matemtica para la representacin de postulados lgicos (proposiciones o enunciados que solo admiten dos tipos de soluciones, o cierto o falso). El desarrollo de los sistemas electrnicos digitales permiti la utilizacin de estas herramientas en el diseo y enunciado de circuitos digitales electrnicos y elctricos. As los sistemas digitales permiten asociar el valor cierto (1 lgico) y el valor falso (0 lgico) a la presencia o ausencia de seal en las entradas y salidas de estos sistemas.
8.
Funcin Lgica
Combinacin de operaciones lgicas bsicas de unos valores binarios de entrada, que da como resultado una variable binaria de salida. Las funciones lgicas se definen a travs de una Tabla de verdad: Tabla de valores que toma la salida de una funcin para las diferentes combinaciones binarias de las entradas. Una funcin de un lgebra de Boole o funcin lgica la podemos definir como una variable binaria cuyo valor es igual al de una expresin algebraica en la que se relaciona entre si las variables binarias por medio de las operaciones bsicas. Se representa la expresin f = f (A,B,C,.....) , segn el nmero de variables de que depende la funcin. Por ejemplo una funcin de tres variables sera la siguiente:
f ( A, B, C ) = A B C + A C
Las funciones lgicas se forman a partir de las funciones bsicas (u operaciones lgicas): NOT, AND , NAND , OR y NOR. Ahora vamos a describir las operaciones lgicas a nivel de bits que ya se haban enumerado en el epgrafre 6. Estas operaciones sern la base del lgebra de Boole.
9.
Funcin NOT (NO)
La salida toma el valor contrario a la entrada

Figura 2.3, Funcin NOT
SIMBOLO EUROPEO SIMBOLO AMERICANO
A 0 1
S 1 0
S = A
2-10
Alejandro G. Castro
10.
Funcin AND (Y)
La salida es 1 slo cuando todas las entradas valen 1.

Figura 2.4, Funcin AND
AND (2 entradas)
A A
A B 0 0 1 1 0 1 0 1
S 0 0 0 1
&
B SIMBOLO EUROPEO
S B SIMBOLO AMERICANO
S AB
AND (3 entradas)
A B C SIMBOLO EUROPEO A
&
B C SIMBOLO AMERICANO
S
11. Funcin OR (O)
ABC
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
S 0 0 0 0 0 0 0 1
La salida vale 1 cuando alguna de sus entradas toma el valor 1.

Figura 2.5, Funcin OR
OR (2 entradas)
A A
A B 0 0 1 1 0 1 0 1
S 0 1 1 1
>1
B SIMBOLO EUROPEO
S A B
OR (3 entradas)
>1
S A B C
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
S 0 1 1 1 1 1 1 1
2-11
Alejandro G. Castro
12.
Funcin NAND (NOY)
La salida vale 1 excepto si todas las entradas valen 1. Equivale a negar la salida de la funcin AND.
Figura 2.6, Funcin NAND
NAND (2 entradas)
A A
A B 0 0 1 1 0 1 0 1
S 1 1 1 0
&
B SIMBOLO EUROPEO
S = A B
NAND (3 entradas)
A B C A
&
SIMBOLO EUROPEO
S = A B C
13. Funcin NOR (NOO)
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
S 1 1 1 1 1 1 1 0
La salida vale 1 slo cuando todas las entradas valen 0. Equivale a negar la salida de la funcin OR.
Figura 2.7, Funcin NOR
NOR (2 entradas)
A A
A B 0 0 1 1 0 1 0 1
S 1 0 0 0
>1
B SIMBOLO EUROPEO
S = A+ B
NOR (3 entradas)
>1
S = A+ B +C
2-12
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
S 1 0 0 0 0 0 0 0
Alejandro G. Castro
14.
Funcin XOR (O exclusiva)
La salida toma el valor 1 cuando un nmero impar de entradas toman valor 1.

Figura 2.8, Funcin XOR
XOR (2 entradas)
A A
A B 0 0 1 1 0 1 0 1
S 0 1 1 0
=1
B SIMBOLO EUROPEO
A B
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1
XOR (3 entradas)
A B C A
=1
SIMBOLO EUROPEO
S A B C
15. Funciones lgicas con lgica cableada
Vamos a particularizar la construccin de funciones lgicas en el caso de que estemos con lgica cableada, es decir, un sistema digital formado por contactos, pulsadores, rels, etc. Para la realizacin de los esquemas se ha tomado el siguiente convenio: La simbologa utilizada es la descrita en la normas UNE En el esquema se representa el estado de reposo de los contactos. Este no tiene por que corresponder con el estado inicial del sistema. Los contactos de accionan desplazndose a la derecha. A la situacin de reposo de los contactos se les asigna el valor lgico 0. A la situacin de activados de los contactos se les asigna el valor lgico 1. A los receptores (rels, lmparas) se les asigna el valor 1 cuando por ellos circula corriente. A los receptores se les asigna el valor 0 cuando por ellos no circula corriente. Las entradas se realizan a travs de pulsadores con contacto NA y NC. o o NA: normalmente abiertos en reposo NC: normalmente cerrados en reposo
2-13

Figura 2.9, Funciones lgicas en esquema de contactos
Alejandro G. Castro
A
S
K
S
A
B
A
B
NOT
AND
OR
S
A
B
A K
K
K
S
NAND
NOR
XOR
B B
2-14
Alejandro G. Castro
16.
Pstulados del lgebra de Boole
Un lgebra de Boole es toda clase o conjunto de elementos que pueden tomar dos valores perfectamente diferenciados, 0 y 1 , que estn relacionados por dos operaciones binarias denominadas suma (+) y producto (). La operacin suma est relacionada con la condicin lgica OR y la operacin producto con la condicin lgica AND, de forma que la expresin A+B est condicionada a que A sea cierta o B sea cierta, mientras que la expresin AB lo est a que las dos variables sena ciertas, es decir, que A sea cierta y que B sea cierta. Las operaciones suma y producto, adems, cumplen los siguientes postulados: Ambas operaciones son conmutativas:
A+ B = B + A A B = B A
Existen los elementos neutros:
0+ A= A 1 A = A
Cada operacin es distributiva respecto a la otra:
A (B + C) = A B + A C A + B C = ( A + B) ( A + C )
Para cada elemento existe el complementario:
A+ A =1 A A = 0
Las dos operaciones cumplen la ley asociativa:
A + ( B + C ) = ( A + B) + C = A + B + C A ( B C ) = ( A B) C = A B C
Adems de los postulados anteriores se desprenden los propiedades muy tiles para la simplificacin de funciones lgicas: Ley de absorcin:
A + A B = A A ( A + B) = A
Leyes de Morgan:
A + B = A B A B = A + B
Los postulados del lgebra de Boole se pueden demostrar construyendo las correspondientes tablas de verdad. A continuacin se muestra su representacin con puertas lgicas.
2-15

Figura 2.10, Postulados del lgebra de Boole
Alejandro G. Castro
2-16
Alejandro G. Castro
17.
Simplificacin de funciones lgicas
La herramienta fundamental para la simplificacin de funciones booleanas es la aplicacin de los postulados y leyes del lgebra de Boole a las expresiones que vamos obteniendo; sin embargo, este mtodo tiene las siguientes desventajas: o o o No es un mtodo sistemtico (no hay un algoritmo paso a paso a seguir). No es fcil saber cuando la expresin ya est lo ms reducida posible. Es fcil cometer errores y es difcil revisar el procedimiento.
Por ello, es importante contar con un mtodo como el de los mapas de Karnaugh, que es un mtodo sistemtico y adems grfico, por lo cual es ms sencillo y poderoso para la simplificacin de funciones booleanas. Sin embargo, previamente a la presentacin del mtodo se requieren algunas definiciones que se usarn de aqu en adelante.
18.
Formas cannicas
Trmino Producto: Se llama trmino producto una expresin booleana que solamente incluye operaciones AND entre sus variables (afirmadas o negadas) Ejemplo 18: Ejemplos de trminos producto
A B, A C , A B C D
Forma Suma de Productos (SP): Una funcin booleana se dice que esta en la forma de suma de productos (SP) si est formada exclusivamente por la suma (OR) de trminos producto. Ejemplo 19: Funciones en forma SP
f1 ( A, B, C , D) = A B C + B D + A C D f 2 ( x1 , x2 , x3 ) = x1 x3 + x2 x3 + x1 x2 x3
Mintrmino: Es un trmino producto que contiene todas las variables de la funcin. Ejemplo 20: Ejemplos de mintrminos de una funcin den 4 variables A, B, C, D
A B C D, A B C D , A B C D
Forma cannica SP: Si los trminos producto de una funcin booleana en la forma SP son todos mintrminos, se dice que est en forma cannica SP. Ejemplo 21: Funciones en forma cannica SP
f 3 ( A, B, C ) = A B C + A B C + A B C + A B C f 4 ( A, B, C , D, E ) = A B C D E + A B C D E + A B C D E
Trmino Suma: Se llama trmino suma a una expresin booleana que solamente incluye operaciones OR entre sus variables (afirmadas o negadas) Ejemplo 22: Ejemplos de trminos suma
A + B, A + B + C , B + C , A + B + C + D, B
Forma Producto e sumas (PS): Una funcin booleana se dice que esta en la forma de producto de sumas (PS) si est formada exclusivamente por el producto (AND) de trminos suma. Ejemplo 23: Funciones en forma PS
f 5 ( A, B, C , D) = ( A + B + C ) ( B + D) ( A + C + D) f 6 ( x1 , x2 , x3 ) = ( x1 + x3 ) ( x2 + x3 ) ( x1 + x2 + x3 )
2-17
Alejandro G. Castro
Maxtrmino: Es un trmino suma que contiene todas las variables de la funcin. Ejemplo 24: Ejemplos de mintrminos de una funcin den 4 variables A, B, C, D
A + B + C + D, A + B + C + D , A + B + C + D
Forma cannica PS: Si los trminos suma de una funcin booleana en la forma PS son todos maxtrminos, se dice que est en forma cannica PS. Ejemplo 25: Funciones en forma cannica SP
f 7 ( A, B, C ) = ( A + B + C ) ( A + B + C ) ( A + B + C ) ( A + B + C ) f 8 ( A, B, C , D, E ) = ( A + B + C + D + E ) ( A + B + C + D + E ) ( A + B + C + D + E )
Notacin: Una manera simplificada de representar las funciones en forma cannica consiste en representar sus trminos por nmeros binarios, en base a la siguiente convencin: Mintrmino Maxtrmino 1 0 0 1
Variable afirmada Variable negada
Ejemplo 26: Segn esta convencin al funcin f3(A,B,C) puede representarse
f 3 ( A, B, C ) = A B C + A B C + A B C + A B C = 010 + 110 + 011 + 111 = = m2 + m6 + m3 + m7

O en forma ms compacta como:
f 3 ( A, B, C ) = m(2,6,3,7)
Ejemplo 27: De forma similar podemos representar la funcin f7(A,B,C)
f 7 ( A, B, C ) = ( A + B + C ) ( A + B + C ) ( A + B + C ) ( A + B + C ) = 101 + 001 + 100 + 000 = = M 5 + M1 + M 4 + M 0

Y de una forma ms compacta como:
f 7 ( A, B, C ) = M (0,1,4,5)
Para plantear la funciones de esta forma el orden de escritura de las variables en cada uno de los trminos tiene que coincidir con el orden que ocupan las variables en la funcin.
Relacin entre mintrminos y maxtrminos :Usando el teorema de DMorgan podemos obtener la equivalencia entre mintrminos y maxtrminos como sigue. Tomemos como ejemplo el mintrmino m2 de la funcin f3(A,B,C) y obtengamos su complemento:
m2 = A B C = A + B + C = M 2
Lo anterior se cumple para cualquier mintrmino, es decir, en general el complemento de un mintrmino es el maxtrmino correspondiente:
mi = M i
Al analizar la tabla de verdad encontraremos una relacin an ms general
2-18
Alejandro G. Castro
Obtencin de la forma cannica SP: Partiendo de una expresin booleana cualesquiera se puede seguir el siguiente procedimiento 1) Escribir la expresin en forma SP 2) A cada trmino producto multiplicarlo por 1 escrito en trminos de la variable faltante. Hacer esto tantas veces como variables falten al trmino producto 3) Aplicar distributividad del producto sobre la suma. 4) Aplicar idempotencia a trminos semejantes. Ejemplo 28:. Escribir la funcin f1(A,B,C) en forma cannica SP. En este caso el primer paso ya ha sido realizado, es decir, f1 ya est en forma SP. A continuacin se escribe el segundo paso:
f1(A,B,C, D) = A B C (D + D ) + (A + A ) B (C + C ) D + A (B + B ) C D
aplicando distributividad, obtenemos
f1(A,B,C, D)= A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D
eliminando trminos semejantes
f1(A,B,C, D)= A B C D + A B C D + A B C D + A B C D + A B C D + A B C D
con lo cual se tienen los mintrminos m11, m10, m8, m2, m0, m6 y por lo tanto
f1 ( A, B, C , D) = m(0,2,6,8,10,11)
Obtencin de la forma cannica PS.- Partiendo de una expresin booloeana cualesquiera se puede seguir el siguiente procedimiento 1) Escribir la expresin en forma PS 2) A cada trmino suma sumarle 0 escrito en trminos de la variable faltante. Hacer esto tantas veces como variables falten al trmino suma 3) Aplicar distributividad de la suma sobre el producto 4) Aplicar idempotencia a trminos semejantes. Ejemplo 29: Escribir la funcin f5(A,B,C,D) en forma cannica PS. En este caso el primer paso ya ha sido realizado, es decir, f5 ya est en forma PS. A continuacin se escribe el segundo paso:
f 5(A,B,C, D) = (A + B + C + D D ) ( A A + B + C C + D ) ( A + B B + C + D )
aplicando distributividad, obtenemos
f 5 = (A + B + C + D) (A + B + C + D ) (A + B + C + D ) ( A + B + C + D ) (A + B + C + D ) ( A + B + C + D ) ( A + B + C + D) ( A + B + C + D)
eliminando trminos semejantes
f 5 = (A + B + C + D) (A + B + C + D ) ( A + B + C + D ) (A + B + C + D ) ( A + B + C + D ) ( A + B + C + D)
con lo cual se tienen los maxtrminos M4, M13, M7, M15, M9, M5 y por lo tanto
f 5(A,B,C,D) = M ( 4,5,7 ,9,13,15 )

Formas cannicas para el complemento de una funcin: Cuando una funcin ya est en forma cannica se puede utilizar la relacin existente entre mintrminos y maxtrminos para expresar su complemento. para ello, tomemos como ejemplos las funciones f1 y f5 anteriores. para f1 tenemos que
f1(A,B,C,D) =
m( 0,2,6 ,8,10,11 ) . complementando

2-19
Alejandro G. Castro
f 1 = ( A, B, C , D) = m0 + m2 + m6 + m8 + m10 + m11
por el Teorema de D Morgan
f1(A,B,C, D) = m0 m2 m6 m8 m10 m11

De la relacin entre mintrminos y maxtrminos
f1(A,B,C, D) = M 0 M 2 M 6 M 8 M 10 M 11
es decir,
f1(A,B,C, D) =
M( 0 ,2 ,6 , 8,10 ,11 )
o sea, los mintrminos que contiene f los contiene como maxtrminos su complemento. Aplicando este razonamiento a f5, ya que esta funcin contiene los maxtrminos 4,5,7,9,13,15, ser complemento de la que contiene stos como mintrminos, es decir,
f 5(A,B,C,D) = m( 4 ,5,7 ,9 ,13,15 )
19.
Planteamiento de un circuito lgico
A partir de los conceptos y definiciones anteriores ya estamos en condiciones de plantear algunos diseos sencillos de circuitos lgicos. Podemos ordenar el procedimiento para esto de acuerdo a los siguientes pasos: 1) 2) 3) 4) Planteamiento de la funcin que debe hacer el circuito en una tabla de verdad. Obtencin de la funcin en lista de mintrminos o de maxtrminos. Simplificacin de la funcin lgica Implementacin mediante compuertas lgicas de la funcin simplificada
Ejemplo 30: Un jurado est formado por tres jueces A, B, C, cada juez emite su voto a favor oprimiendo un botn enfrente de l. Se desea construir un circuito que encienda una luz que indique si la mayor parte del jurado vot a favor y no la encienda en cualquier otro caso.
Figura 2.11, Ejemplo 30, planteamiento de un circuito lgico
Tabla de verdad Jueces Luz ABC L 000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1 La funcin que realiza lo deseado es L(A,B,C)= m(3,5,6,7) Posteriormente veremos como esta funcin podr simplificarse:
L( A, B, C ) = A B + A C + B C
Como habr podido advertirse, en el procedimiento anterior, los nicos paso que no han sido completamente sistematizados son el 1 y el 3 (la simplificacin de la funcin). A continuacin se presenta un mtodo sistemtico para realizar este paso.
2-20
Alejandro G. Castro
20.
Minimizacin de funciones booleanas
El criterio de minimizacin ms utilizado es el de obtener una expresin en forma de suma de productos (SP) o producto de sumas (PS) que tengan un nmero mnimo de trminos, con el menor nmero de variables en dad uno de ellos. En general, siempre partiremos de la expresin cannica o de la tabla de verdad asociada. Para la simplificacin podemos utilizar bsicamente dos mtodos: a. Aplicacin de forma adecuada y sistemtica de las propiedades del lgebra de Boole. La aplicacin directa de las propiedades de lgebra de Boole permite simplificar de forma eficaz las funciones lgicas. Ejemplo 31: Aplicando la ley de absorcin del lgebra de Boole, podemos simplificar la funcin:
f ( A, B, C ) = A B C + A B C + A C = A C + A C = A
b. Mtodos grficos o tabulares. Existen mtodos sistemticos que, si bien son aplicacin directa de las propiedades del lgebra de Boole, facilitan la simplificacin. La mayora de estos mtodos se basan en representaciones grficas de las tablas de la verdad, tal y como se estudia en el apartado siguiente.
21.
Mtodo grfico de Karnaugh
El mtodo grfico de Karnaugh (MK) se desarrolla a partir de la representacin grfica de la tabla de la verdad aprovechando la propiedad de que los trminos cannicos adyacentes, aquellos que sus variables slo difieren en un estado, pueden reducirse a un dolo trmino, aplicacin de la ley de absorcin, en el cual se ha suprimido la variable cuyo estado difiere en ambos. Esta propiedad permite una agrupacin tabular de todos los trminos cannicos adyacentes y , por lo tanto, fcilmente agrupables. Cada cuadrado corresponde a un trmino cannico en el que se representa el valor que toma la funcin para ese trmino, Los cuadros que tienen un lado en comn son fsicamente adyacentes y los de los laterales con sus opuesto. En funcin del nmero de variables de la funcin a simplificar utilizaremos el grfico adecuado. El procedimiento sistemtico que se debe utilizar para obtener una funcin simplificada en forma SP a partir del mtodo de Karnaugh es el siguiente: I. A partir de la tabla de verdad se representa el diagrama de karnaugh segn el nmero de variables, asignando 1 o 0 segn corresponda. Tambin se puede partir de una expresin algebraica de la funcin, en este caso se cubren con 1 las celdas que cumplen cada una de las condiciones. II. Agrupamos los 1 formando grupos lo ms grandes posibles en potencias de 2 ( 1,2,4,8, etc). Hay que tener en cuenta que las posiciones opuestas de los laterales tambin se consideran contiguas y que puede haber 1 que forme parte de los grupos diferentes, con el fin de formar grupos lo mayores posibles. Por tanto empezaramos formando grupos de 8, cuando hayamos formado todos los posibles pasamos a hacer grupos de cuatro, y as sucesivamente. III. Al final, se toman los 1 que no se pueden combinar con ningn otro (si es el caso). Cuando se hayan cubierto todos los unos, se detiene el proceso. IV. Cada grupo viene representado por el producto de las variables que no varan su estado teniendo en cuenta su valor ( valor directo si su estado es 1, o complementado si su estado es 0). V. La funcin resultante tendr tantos sumandos como agrupaciones de unos. Si lo que se desea es minimizar la funcin en forma PS el proceso es similar al anterior, pero en este caso se realiza una agrupacin de 0. Habr que tener en cuenta a la hora de escribir la funcin (paso IV), que si la variable es 1 aparecer en forma negada en la expresin , y si la variable es 0 aparecer en forma directa. Los grficos a utilizar en funcin de nmero de variables de la funcin son los que figuran a continuacin. Habr que poner especial atencin en colocar en los cuadros las combinaciones adecuadas de las variables de entrada para que las celdas contiguas sean adyacentes, as como las que se encuentren en lados opuestos.
2-21

Figura 2.12, Mapas de Karnaugh
A B
0
Alejandro G. Castro
0
2
0 AB CD
0
00
4
01
11
12 8
10
1 Mapa para dos variables
00
1 5 13 9
01
3 7 15 11
AB C
0
00
2
01
6
11
4
10
11
2 6 14 10
0
1 3 7 5
10 Mapa para cuatro variables BC DE

0
1 Mapa para tres variables BC 00

4
01
12
11
8
10
DE
16
00
20
01
28
11
24
10
00
1 5 13 9
00
17 21 29 25
01
3 7 15 11
01
19 23 31 27
11
2 6 14 10
11
18 22 30 26
10
10
A=0
Mapa para cinco variables
A=1
Como puede observarse, un mapa de 2 variables posee cuatro celdas (mintrminos), uno de 3 tiene 8, etc. de manera que un mapa de n variables poseer 2n celdas, sin embargo los mapas tienen limitaciones y resulta imprctico trabajar con mapas de ms de 5 variables. Para realizar este ltimo es necesario desplegar las diferentes combinaciones de las entradas en dos tablas, una de ellas corresponder a A=0, y la otra a A=1. Esto implica que las casillas que ocupan la misma posicin en cada una de las dos tablas tambin son adyacentes, y por lo tanto se pueden agrupar.
Figura 2.13, Ejemplo 32 - Karnaugh
Ejemplo 32: Simplificar la siguiente funcin utilizando el mtodo de los mapas de Karnaugh.
AB CD
0
f ( A, B, C , D ) = A B C + B C + A C D
Para el primer trmino localizamos en el M.K. las celdas que forman la interseccin de los conjuntos A,B y C las marcamos con 1 en este caso corresponde a las celdas 12 y 13, en forma similar se procede para el segundo y tercer trminos, obteniendo el M.K. siguiente.
00
4
01
12
11
8
10
00
1 5 13
1
9
01
3 7 15
1
11
11
2
1
6 14
1
10
1 1
10
f (A, B,C, D) = BC+ AC D+ A BC

AB C Ejemplo 33: Simplificar la funcin del ejemplo 19.1. A partir de la tabla de verdad escribimos en la tabla los valores 0 1 de la salida y agrupamos las variables formando el menor nmero de grupos y siendo stos lo ms grandes posible. 1 00
0 2
01
6
11
4
10
1
1 3 7 5
L(A, B, C) A B A C B C
2-22
Alejandro G. Castro
Ejemplo 34: Simplificar la funcin
f ( A, B, C , D) = m(1,2,4,6,9)
AB C 00
0 2
AB CD
0
01
6
11
4
10
00
4
01
11
12 8
10
0
1 3
1
7
1
5
00
1 5
1
13 9
01
3
1
7 15 11
f ( A, B , C ) = B C + A C
11
2 6 14 10
10
f (A, B,C, D) = AC D+ A B D+ BC D
f ( A, B, C ) = m(1,2,3,6)
f ( A, B, C , D) = m(0,1,2,7,8,9,10,15)
AB CD
0
00
4
01
11
12 8
10
00
1
1
5 13 9
1 1
7 15 11
01
3
1 1
2 6 14
11 10
1
10
f (A, B,C, D) = BC + B D+ B C D
f ( A, B, C , D, E ) = m(1,3,4,9,11,12,13,15,17,19,22,25,27,29,30,31)
BC DE
0
BC 00
4
01
12
11
8
10
DE
16
00
20
01
28
11
24
10
00
1 5
1
13
1
9
00
17 21 29 25
01
3
1
7 15
1
11
1 1
10
01
19
1
23 31
1
27
1 1
26
11
2
1
6 14
11
18
1
22 30
1 1 1
10
10
A=0
A=1
2-23
f (A, B,C, D, E) = B E+C E+ AC D E+ AC D E
Alejandro G. Castro
Condiciones sin cuidado: En ocasiones bajo algunas combinaciones de las variables independientes, no se puede especificar como responder el circuito o funcin lgica que se pretende implementar. Es decir, una funcin lgica puede valer 1 para ciertos mintrminos, cero para otros y los mintrminos restantes pueden ser opcionales. Un mintrmino opcional es llamado condicin sin cuidado, ya que representa una condicin del circuito o funcin lgica en la que no importa como responda ste. Las condiciones sin cuidado se pueden deber a diversas situaciones que se pueden presentar en el diseo de un circuito o funcin lgica: o o o Especificacin incompleta de la funcin Combinaciones imposibles de las variables independientes (entradas) Combinaciones prohibidas de las entradas
Las condiciones sin cuidado incrementan la versatilidad de los M.K., ya que pueden ser tratadas como unos o como ceros, segn convenga. Adems slo los utilizaremos en la medida que esto signifique simplificar la expresin resultante de la funcin. Ejemplo 38: Simplificar la funcin definida por la siguiente tabla de verdad. Las posiciones marcadas con X son combinaciones de las entradas que debido a la naturaleza del sistema no se pueden producir.
0 1 2 3 4 5 6 7 8 6 10 11 12 13 14 15
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D f(A,B,C,D) 1 0 1 1 0 X 1 X 0 0 1 0 0 X 1 X 0 0 1 0 1 0 1 1 0 0 1 0 0 0 1 0
AB CD
0
00
4
01
12
11
8
10
00
1
1
5
1
13 9
01
3 7 15 11
11
2
X
6
X
14 10
1 1
10
f ( A, B , C , D ) = B C + A D
22.
Procedimiento de diseo de circuitos lgicos
Aunque en principio, al abordar el problema de diseo de un circuito podemos usar nuestra experiencia, intuicin, inventiva y sentido comn, todos estos elementos no nos garantizan una solucin ptima. Sin pretender coartar la creatividad e imaginacin, se propone el siguiente Procedimiento de Diseo de Circuitos Lgicos: Primer paso.- Identificar en el enunciado del problema las variables involucradas en el diseo, asignarles un smbolo y representarlas en un Diagrama de Bloques, el cual es un bloque desconocido interiormente an, pero su exterior debe estar bien especificado, es decir, debe poseer un conjunto de entradas (variables independientes) y salidas (variables dependientes o funciones a disear). Segundo paso.- Interpretar en el enunciado las relaciones de dependencia lgica entre entradas y salidas y representarlas en una Tabla de Verdad. Este paso debe realizarse cuidadosamente, dado la ambigedad propia del lenguaje que puede llevar a relaciones lgicas equivocadas. En este paso no debe olvidarse la relacin directa de los conectivos gramaticales Y, O con las operaciones AND, OR respectivamente, as como la negacin gramatical con el complemento lgico (NOT). Sin embargo, hay que ser cuidadoso de las interpretaciones gramaticales de O inclusivo (OR) y O exclusivo (XOR). Esto ciertamente ser ms sencillo si el enunciado lo elaboramos nosotros mismos a partir de un problema real,
2-24
Alejandro G. Castro
pues nosotros sabremos exactamente lo que queremos decir, Sin embargo, en algunos condiciones de los problemas los ha elaborado otra persona.
casos, las
Tercer paso.- Obtener de la tabla de verdad los Mapas de Karnaugh, un mapa por cada variable de salida. Cuarto Paso.- Obtener las expresiones lgicas mnimas para cada variable de salida usando los mapas del paso anterior. Quinto paso.- Dibujar la implementacin con puertas lgicas procurando usar la mnima cantidad de ellas. Ya sea para la fabricacin de un circuito electrnico, o para la programacin de un PLC, la economa del aconseja en ambos casos hacerlo as. Para el caso de realizarlo con circuitos electrnicos integrados hay que tener presente que una expresin lgica mnima NO garantiza una implementacin mnima en trminos de circuitos integrados. Para ello, se puede recurrir al uso de puertas lgicas de un slo tipo , ya que esta estrategia permite aprovechar todas las puertas lgicas de cada circuito integrado utilizado. Las puertas que permiten ser utilizadas de esta manera son las puertas NAND o NOR. Las primeras son adecuadas para formas SP y las segundas para formas PS. A continuacin estos pasos se ilustrarn con un ejemplo. Ejemplo 39 : Disear un circuito para controlar el encendido y apagado de la lmpara de un jardn domstico, la cual deber encender siempre que sea de noche, o la iluminacin ambiental sea muy baja, a menos que se desee ahorrar energa. El indicador de horario nocturno es una seal (N) controlada por un reloj (N=1 indica que es de noche), El indicador de iluminacin ambiental es una seal L controlada por una fotocelda (L=1 indica que an hay luz ambiental) y el usuario utiliza un par de switches A,B para indicar si desea ahorrar energa, de manera que si ambos estn desactivados (AB=00) no se ahorrar energa, si slo uno de los dos se activa bloquear el encendido debido a L y, finalmente si ambos estn activados la luz del jardn no podr encenderse. 1. Diagrama de bloques:
Figura 2.20, Ejemplo 39 - Diagrama de bloques
2. Tabla de verdad:
Figura 2.21, Ejemplo 39 - Tabla de verdad
3. Mapa de Karnaugh para f(A,B,N.L)=m(0,2,3,6,7,10,11)
minterm 0 1 2 3 4 5 6 7 8 6 10 11 12 13 14 15
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D f(A,B,C,D) 0 1 1 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0
AB CD
0
00
4
01
11
12 8
10
00
1
1
5 13 9
01
3 7 15 11
11
2
1
6
1
14 10
1 1
10
Figura 2.22, Ejemplo 39 - Mapa de Karnaugh
2-25
Alejandro G. Castro
4. Funcin simplificada.
f (A, B,C, D) = A B L+ A + B
5. Construccin de la funcin con puertas lgicas de dos y tres entradas:
Figura 2.23, Ejemplo 39 - Esquema con puertas lgicas de dos y tres entradas
&
&
>1
f (A, B, C, D) = A B L + A + B
&
6. Construccin con funciones NAND. Transformamos la funcin aplicando las leyes de Morgan:
f = A B L + A
+ B
= A B L + A
+ B
= A B L A
Figura 2.24, Ejemplo 39 - Esquema con puertas NAND
A B
&
&
&
&
&
AB L A
L
2-26
&
Alejandro G. Castro
Ejemplo 40: Disear el circuito para generar la seal N del ejemplo anterior: Se cuenta con un reloj con salida BCD para indicar las horas, la seal N se deber activar cuando la hora sea mayor o igual que siete. 1. Diagrama de bloques:
Figura 2.25, Ejemplo 40 - Diagrama de bloques
2. Tabla de verdad: Como el dato BCD slo puede tomar valores de 0 a 9 (00002 a 10012), los renglones de la tabla de verdad del 10 al 15 (del 10102 al 11112) nunca pueden ocurrir y por lo tanto, son condiciones sin cuidado que en este caso se representan con un asterisco como se muestra a continuacin.
Figura 2.26, Ejemplo 40 - Tabla de verdad
minterm 0 1 2 3 4 5 6 7 8 6 10 11 12 13 14 15
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A f(D,C,B,A) 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 1 1 1 0 X 1 X 0 X 1 X 0 X 1 X
3. Mapa de Karnaugh para N(D,C,B,A)= m(7,8,9)+d(10,11,12,13,14,15) En este caso todas las condiciones sin cuidado conviene tomarlas como unos, ya que contribuyen a formar grupos ms grandes.
DC BA
0
00
4
01
11
12 8
10
00
1 5
X
13 9
1 1
11
01
3 7 15
X 1
2 6
11 10
X
14
X
10
2-27
Alejandro G. Castro
4. Funcin simplificada 5. Circuitos lgicos
= f (D,C, B, A) = D+C B A
Figura 2.28, Ejemplo 40 - Esquema con puertas lgicas
D C B A
&
>1
C B A
D C B A
& & &

CB A
= D C B A
= D + C B A = D + C B A = DC B A
Ejemplo 41 : Resolver el ejemplo anterior aplicando el mtodo del mapa de Karnaugh en forma producto de sumas (PS). En las secciones anteriores se ha ilustrado el procedimiento de diseo se circuitos lgicos utilizando solamente formas SP y los mintrminos de la tabla de verdad. Para realizar el diseo utilizando formas PS el procedimiento slo cambia en los pasos 4 y 5 como se ilustrar repitiendo el ltimo ejemplo para obtener una implementacin usando formas PS. Los pasos 1, 2 y 3 son idnticos, de manera que slo se ilustrarn los pasos 4 y 5 4. Como la tabla de verdad es idntica, la funcin a disear es
N(D,C,B,A) = M(0-6)*d(10-15), cuyo Mapa de Karnaugh tambin es idntico, sin embargo, se dibuja nuevamente para ilustrar la minimizacin de la funcin (slo que en esta ocasin se marcan los ceros y no los unos).
DC BA
0
00
4
01
11
12 8
10
00
1
0
5
0 0
7
X
13 9
01
3
0 0
2 6
X
15 11
= f (D,C, B, A) =(D+C)(B+ A)(C+B)
11 10
X
14
X
10
2-28
Alejandro G. Castro
Obsrvese que la funcin obtenida NO es equivalente a la funcin en la forma SP, ya que las condiciones sin cuidado fueron usadas de manera diferente en ambos casos Obsrvese que los grupos de celdas adyacentes se forman de igual manera que se hizo anteriormente con los unos del mapa, salvo que: 1.- Se agrupan los ceros en lugar de los unos 2.- Las expresiones obtenidas son trminos suma y no trminos producto 3.- Para obtener las variables que debern aparecer en la expresin correspondiente a cada grupo del mapa se procede igual que como se hizo para formas SP, slo que las variables se complementan (en lugar de X se obtiene X y viceversa). 5. Por ltimo realizamos la construccin del circuito con puertas lgicas
Figura 2.30, Ejemplo 41 - Esquema con puertas lgicas
D C
A
= f ( D, C , B, A) = ( D + C ) ( B + A) (C + B) = ( D + C ) ( B + A) (C + B) = ( D + C ) + ( B + A) + (C + B)
23.
Sistemas combinacionales
Figura 2.31, Sist. Combinacional diagrama de bloques
Existen funciones lgicas y, en especial, multifunciones (sistemas con ms de una salida), que presentan la caracterstica de ser de aplicacin general, es decir, pueden ser utilizadas como bloques funcionales para la construccin de sistemas digitales. Por lo tanto, existen en el mercado circuitos integrados especficos que realizan estas funciones. Estos sistemas responden en general al diagrama de bloques de la figura 2.31. Los sistemas combinacionales disponen de diferentes entradas y salidas que pueden clasificarse en:
Figura 23.1
Figura 2.32, Sist. Combinacional Esquema de conexiones
Variables de entrada: Son las entradas del sistema combinacional propiamente dicho. En funcin de los valores de las variables de entrada, la salida presenta un valor determinado que depende de la funcin que realiza el sistema combinacional. Las entradas en un momento determinado pueden estar activadas o desactivadas. En general, asociamos el valor lgico "1" para el nivel activo y el nivel lgico "0" para el nivel inactivo (lgica positiva), pero no siempre es as. En ocasiones podemos utilizar la lgica negativa, en la que la activacin se produce para un "0" lgico y la desactivacin para un "1" lgico. Para indicar el nivel de activacin por "0" los smbolos electrnicos utilizan el smbolo de negacin (un pequeo crculo) en cada una de las entradas (figura 2.32).
2-29
Alejandro G. Castro
Variables de salida: Son el resultado de la operacin lgica que realiza el sistema combinacional. Puede haber una nica salida pero, en general, no es lo ms comn. Al igual que las entradas, las salidas pueden estar representadas en lgica positiva o negativa. Variables de control: Permiten variar el funciona-miento del sistema combinacional. Las principales variables de control son: Entradas de habilitacin. La entrada de habilitacin de cualquier circuito integrado, como su propio nombre indica, permite habilitar la funcin para la que ha sido diseado. Si sta est deshabilitada, la salida estar inactiva independientemente del valor de las entradas. Entradas de control de tercer estado de las variables de salida. Permiten conectar las variables de salida en estado de alta impedancia, lo que provoca que el C. I. no afecte al resto del sistema, es decir, las salidas se pueden considerar como un circuito abierto. Entradas de seleccin de operacin o de modo de operacin. Permiten variar el modo de funciona-miento del circuito integrado.
24.
Codificadores
Figura 2.33, Codificadores
Los codificadores son sistemas combinacionales de N entradas y n salidas cuyo funcionamiento es tal que cuando una de las entradas se activa, en la salida aparece la combinacin binaria correspondiente al nmero decimal asignado a dicha entrada. Aunque generalmente son n dispositivos de 2 entradas y n salidas, son muy utilizados los codificadores de 10 a 4 lneas denominados codificadores BCD.
La figura 2.34 muestra el funcionamiento de un codificador BCD genrico. El nivel activo de este decodificador es el nivel bajo L (Low), mientras que el estado inactivo es el nivel alto H (High). Su estructura externa es la del codificador de la figura 2.33.a. Como se observa en su tabla de la verdad, no se contempla la posibilidad de que dos entradas estn activadas en el mismo instante, por lo que a stos se les denomina codificadores sin prioridad.
Figura 2.34, Codificador BCD genrico sin prioridad
A0 H H H H H H H H H L
A1 H H H H H H H H L H
A2 H H H H H H H L H H
A3 H H H H H H L H H H
A4 H H H H H L H H H H
A5 H H H H L H H H H H
A6 H H H L H H H H H H
A7 H H L H H H H H H H
A8 H L H H H H H H H H
A9 L H H H H H H H H H
Y3 L L H H H H H H H H
Y2 H H L L L L H H H H
Y1 H H L L H H L L H H
Y0 L H L H L H L H L H
Si en un sistema es posible que dos entradas estn activadas al mismo tiempo, se recurre a los codificadores con prioridad. En estos codificadores, cada una de las entradas tiene una prioridad determinada, activndose siempre el cdigo correspondiente a la entrada de mayor prioridad (generalmente la entrada de mayor peso). La figura 2.35 muestra el funcionamiento del decodificador comercial 74147 representado en la figura 2.33b. Adems, este codificador, a pesar de ser un decodificador de 10 a 4 lneas (codificador BCD), slo presenta 9 lneas de entrada, ya que codifica el cero cuando ninguna de las entradas est activada.
2-30
Alejandro G. Castro

Figura 2.35, Codificador BCD 74147 con prioridad
A1 H X X X X X X X X L
A2 H X X X X X X X L H
A3 H X X X X X X L H H
A4 H X X X X X L H H H
A5 H X X X X L H H H H
A6 H X X X L H H H H H
A7 H X X L H H H H H H
A8 H X L H H H H H H H
A9 H L H H H H H H H H
Y3 H L L H H H H H H H
Y2 H H H L L L L H H H
Y1 H H H L L H H L L H
Y0 H L H L H L H L H L
La utilizacin de un codificador plantea principalmente dos problemas: cuando ninguna de las entradas est activada o el codificador est deshabilitado, se crea confusin en el cdigo mostrado a la salida, ya que todos corresponden con la salida desactivada o el cdigo de salida nulo. Para solucionar este problema se aade a la salida del codificador dos seales nuevas: Seal de salida de grupo Gs (Group Signal Output). La seal de salida Gs se activa cuando el codificador est habilitado y hay alguna entrada activada. Habilitacin de salida E0 (Enable Output). La seal de salida Eo se activa cuando el codificador est habilitado y no hay ninguna entrada activada. La figura 2.36 muestra el funcionamiento del codificador comercial 74148. Los niveles de activacin de las entradas y salidas de este codificador se muestran en la figura 2.33c.
Figura 2.36, Codificador 74148
E1 H L L L L L L L L L
I7 X H H H H H H H L H
I6 X H H H H H H L X H
I5 X H H H H H L X X H
I4 X H H H H L X X X H
I3 X H H H L X X X X H
I2 X H H L X X X X X H
I1 X H L X X X X X X H
I0 X L X X X X X X X H
A2 H H H H H L L L L H
A1 H H H L L H H L L H
A0 H H L H L H L H L H
GS H L L L L L L L L H
E0 H H H H H H H H H L
25.
Decodificadores
Los decodificadores son sistemas combinacionales que, a partir del producto cannico de un conjunto de variables binarias aplicadas a sus entradas, activa la salida correspondiente al cdigo presente en las entradas. Los decodificadores se caracterizan por su nmero de entradas y su nmero de salidas. Los decodificadores tpicos son: Decodificadores n a 2 lneas. Son decodificadores binario a decimal, ya que activan la salida correspondiente al cdigo binario representado a la entrada. Son comunes los decodificadores 3 a 8 lneas (figura 2.39a) y los decodificadores 4 a 16 lneas (figura 2.39c). En la figura 2.37 est representada la tabla de la verdad de un decodificador genrico de 3 a 8 lneas activado por nivel alto (H).
Figura 2.37, Tabla de verdad de un decodificador genrico 3 a 8
n
C L L L L H H H H
B L L H H L L H H
A L H L H L H L H
Y7 L L L L L L L H
Y6 L L L L L L H L
Y5 L L L L L H L L
Y4 L L L L H L L L
Y3 L L L H L L L L
Y2 L L H L L L L L
Y1 L H L L L L L L
Y0 H L L L L L L L
2-31
Alejandro G. Castro
Decodificador BCD a decimal. Son decodifcadores de 4 a 10 lneas. Al igual que los anteriores, activan la salida correspondiente al cdigo binario de la entrada, pero como representan cdigo BCD, slo hay 10 salidas (O al 9). Ejemplo de este decodificador es el decodifcador comercial 7442 (figura 2.39b), cuya tabla de funcionamiento est representada en la figura 2.38.
Figura 2.38, Decodificador 7442 (BCD a decimal)
D L L L L L L L L H H
C L L L L H H H H L L
B L L H H L L H H L L
A L H L H L H L H L H
Y9 H H H H H H H H H L
Y8 H H H H H H H H L H
Y7 H H H H H H H L H H
Y6 H H H H H H L H H H
Y5 H H H H H L H H H H
Y4 H H H H L H H H H H
Y3 H H H L H H H H H H
Y2 H H L H H H H H H H
Y1 H L H H H H H H H H
Y0 L H H H H H H H H H
Las entradas de control tpicas a todos los decodifcadores son las entradas de habilitacin (Enable). En este caso, cuando la funcin no est habilitada, ninguna de las salidas se activa. Aunque lo normal es que haya una nica entrada de habilitacin (figura 2.39a), existe la posibilidad de que sta sea mltiple, caso del decodificador de la figura 2.39c, que para habilitar la funcin las entradas G1 y G2 deben estar a "0" lgico. Esto permite al diseador utilizar estas entradas para funciones de habilitacin ms complejas sin necesidad de utilizar muchas puertas lgicas externas, minimizando la complejidad del diseo. Ejemplo 42: El valor de salida del decodificador de la figura 25.1.a para los siguientes valores de entrada es: A=0, B=1, C=0, E=0. En este caso no hay ninguna salida activa, ya que la funcin est deshabilitada. A=0, B=1, C=0, E=1. El cdigo de entrada se corresponde con el 2 en decimal. Por lo tanto, la salida Y2=1 y las restantes a 0. El valor de salida del decodificador de la figura 25.1.b para los valores de entrada A =0, B=1 y C=0 es Y2=0 y las restantes a 1, ya que el cdigo de entrada se corresponde con el 2 en decimal. Observar que al estar las salidas complementadas el resultado es el inverso del ejercicio anterior debido a la utilizacin de la lgica negativa. Las aplicaciones decodificadores son: tpicas de los
Realizacin de funciones lgicas. Como a la entrada de un decodificador tenemos los productos cannicos de una funcin de n variables, nicamente debemos realizar la conexin de las salidas adecuadas con la puerta lgica correspondiente. El ejemplo de la figura 2.39d representa la funcin
f ( a , b, c ) = a b c + a b c . Activacin de visualizadores. Existen decodificadores diseados especficamente para gobernar sistemas de presentacin de datos tales como displays de 7 segmentos, visualizadores numricos, etc. Con estos dispositivos, la seleccin de los datos de entrada adecuados permite la activacin de los segmentos de visualizacin deseados.
Figura 2.39, Decodificadores
2-32
Alejandro G. Castro
26.
Multiplexores
Son circuitos combinacionales que poseen "n" canales de entrada, uno de salida y "m" entradas de m seleccin, siendo n=2 . A partir de las entradas de seleccin podemos elegir cul es el canal de entrada cuya informacin aparece en el canal de salida (figura 2.40).
Figura 2.40, Funcionamiento de un multiplexor 74151
Entradas de seleccin A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
Entradas de datos A0 D0 X X X X X X X A1 X D1 X X X X X X A2 X X D2 X X X X X A3 X X X D3 X X X X A4 X X X X D4 X X X A5 X X X X X D5 X X A6 X X X X X X D6 X A7 X X X X X X X D7
Salida Y D0 D1 D2 D3 D4 D5 D6 D7
Figura 2.41, Multiplexores
Las aplicaciones tpicas de los multiplexores son: Multiplexacin de datos. Como su nombre indica, un multiplexor est diseado especficamente para la multiplexacin de seales, permitiendo enviar por un nico canal de comunicacin de salida la informacin procedente de n canales de datos de entrada. Esta funcin se puede entender como una conversin paralelo-serie, donde la informacin de entrada, formada por 2" bits, convenientemente seleccionados de forma secuencial por las entradas de control (0,1,2, hasta n), traslada la informacin de uno en uno por la nica lnea de salida.
2-33
Alejandro G. Castro
Realizacin de funciones lgicas. Asignando directamente a cada combinacin de entrada el valor correspondiente de salida, podemos realizar funciones lgicas de igual nmero de variables que las entradas de seleccin. De todas maneras, para aprovechar al mximo este circuito combinacional se pueden realizar funciones lgicas de una variable ms que el nmero de entradas de seleccin, asignando una de las variables de la funcin lgica a realizar a las entradas de datos del multiplexor (figura 2.41d).
Ejemplo 43: El ejemplo de la figura 2.41 c permite realizar la funcin lgica que cumple la tabla de la verdad de la figura 2.42
Figura 2.42, Tabla de verdad ejemplo 43
a 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
c 0 1 0 1 0 1 0 1
f(a,b,c) 1 1 0 0 1 0 0 1
27.
Demultiplexores
Los demultiplexores efectan la operacin inversa a la multiplexacin, es decir, a partir de una nica variable de entrada, activa o desactiva en funcin de su estado, se actualiza la salida correspondiente de n las 2 posibles, seleccionada por la combinacin de las entradas de seleccin (n entradas de seleccin). No se comercializan como tales, pero su diseo se realiza a partir de los decodifcadores, por eso muchos fabricantes denominan a estos circuitos decodificadores/demultiplexores. Para utilizar un decodificador como demultiplexor slo es necesario variar el propsito de sus entradas. Las entradas del decodificador se utilizan como entradas de seleccin del demultiplexor, la entrada de habilitacin como seal de entrada y las salidas tienen la misma funcin (figura 2.43).
Figura 2.43, Funcionamiento de un muliplexor 74151
E Di Di Di Di Di Di Di Di
C 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
A0 Di X X X X X X X
A1 X Di X X X X X X
A2 X X Di X X X X X
A3 X X X Di X X X X
A4 X X X X Di X X X
A5 X X X X X Di X X
A6 X X X X X X Di X
A7 X X X X X X X Di
Como su propio nombre indica, la principal funcin de un demultiplexor es la funcin inversa de multiplexacin, por lo que es capaz de recoger los datos procedentes de una nica lnea de transmisin y distribuirlos a varios receptores a travs de sus lneas de salida.
2-34
Alejandro G. Castro
28.
P.1)
Problemas propuestos
A partir de la tabla de verdad , expresa la funcin en su forma cannica y obtn una expresin lo ms simplificada posible. ABC f(A,B,C) 000 0 001 1 010 0 011 0 100 0 101 0 110 1 111 0 Representa mediante contactos elctricos la funcin: Representar la tabla de verdad de la funcin del (P.3). Representa en cdigo decimal los siguientes nmeros expresados en cdigo: BINARIO:
P.2) P.3) P.4)
f ( A, B, C ) = A B + C
00111011 11001110 01011011 11111111
HEXADECIMAL: FF E0 21 B7 01010110 00010111 10011000 00100110
BCD:
P.5)
Representa en cdigo binario los siguientes nmeros expresados en cdigo: DECIMAL: 90 34 381 91 HEXADECIMAL: 4B EE 4E52 17 Representar en un mapa de Karnaugh las siguientes funciones. Simplificarlas si es posible
P.6)
2-35
Tcnicas y procesos en las instalaciones automatizadas en los edificios P.7) Obtener un circuito ms simple utilizando el lgebra de Boole:
Alejandro G. Castro
P.8)
Obtener una funcin mnima para los siguientes mapas de Karnaugh de cuatro variables:
2-36
Alejandro G. Castro P.9)
Obtener una funcin mnima para los siguientes mapas de Karnaugh de cinco variables:
P.10)
Se desea automatizar la iluminacin de una jardn, para conseguir los siguientes funcionamientos: Funcionamiento normal: La luz se encender si es de noche y el sistema detecta presencia de personas en el jardn. Funcionamiento forzado o encendido fijo: La luz se encender al anochecer y se apagar a las 0:00 horas. Las entradas y salidas son las siguientes: S1: Interruptor (1: seleccionado funcionamiento normal ; 0: Seleccionado encendido fijo) B1: Interruptor crepuscular (1: Da , detecta luz ; 0 : noche, no detecta luz) B2: Interruptor horario (1: desde las 17:00 hasta la 0:00 h; 0: resto del horario) B3: Detector de movimiento (1: detecta movimiento; 0: no hay deteccin de movimiento) Realizar un esquema con puertas lgicas y otro con contactos que consigan este funcionamiento.
P.11)
Se desea realizar el control de una bomba que abastece un depsito de agua. Se debern tener en cuenta las siguientes variables: I: Interruptor horario (1: en horario programado como nocturno; 0: en horario programado como diurno) B: flotador-boya (1: si el lquido est por encima del nivel mnimo del depsito; 0: el lquido est por debajo del nivel mnimo) C: Interruptor para control manual (1: control manual activado; 0: control manual desactivado) La bomba estar en funcionamiento en cualquiera de estos supuestos: Si el operador acciona el control manual durante el da. Si el nivel del agua desciende por debajo del nivel mnimo, tanto de da como de noche. Si es de noche y el operador no acciona el pulsador.
2-37
Tcnicas y procesos en las instalaciones automatizadas en los edificios P.12)
Alejandro G. Castro
Se desea automatizar la iluminacin y la electrovlvula de riego de un jardn, en una vivienda unifamiliar. Para ello disponemos de las siguientes entradas: A (interruptor de funcionamiento automtico): Activado =1 ; Desactivado =0. B (interruptor crepuscular): estar activado durante el da (cuando detecta luz). Da=1, Noche=0 C (sensor de presencia): Detecta presencia=1; No deteccin =0. D (sensor de humedad): Suelo hmedo=1; suelo seco=0. Salidas a controlar: Electrovlvula de Riego (R). Alumbrado del jardn (L) Se desea un funcionamiento normal para la instalacin, que consiste en que slo se encienda la luz del jardn si alguien transita por el mismo, y en regar el jardn cuando el suelo est seco y nadie transite por l. El otro modo de funcionamiento que llamaremos descanso consistir en poder estar placidamente sentados en el jardn con luz permanente y sin mojarnos. Modo normal (A=0): Durante el da no funcionan ni el riego ni la luz del jardn. Durante la noche se enciende el alumbrado slo cuando hay deteccin de presencia. Durante la noche se activa la electrovlvula de riego si el sensor de humedad detecta suelo seco. La deteccin de presencia desconecta el riego. Modo descanso (A=1): Durante el da no funcionan ni el riego ni la luz del jardn. Durante la noche el alumbrado est permanentemente encendido y el riego desconectado.
Obtener las funciones lgicas simplificadas para las salidas del sistema (riego y alumbrado)
P.13)
Se desea disear un sistema digital para controlar un sistema de riego.
Las entradas del sistema son las siguientes: A (Interruptor de activacin) Interruptor de llave para activar el riego [1 para activar el riego, 0 si se desea el riego desactivado] B (Nivel mximo). Sensor que indica que el depsito est prximo a desbordarse. [1 si el agua supera este nivel, 0 en caso contrario] C (Nivel medio) Sensor que indica que B1 el depsito est a la mitad de su bomba 1 capacidad [1 si el agua supera este nivel, 0 en caso contrario] D (Nivel mnimo) Sensor que indica que el depsito est prximo a vaciars [1 si el agua supera este nivel, 0 en caso contrario]
CUADRO B (nivel mximo) C (nivel medio) D (nivel mnimo) H1 B2 bomba21 V (electrovlvula) A o I H2 RIEGO ACTIVADO H3 Regando Avera
Las salidas a controlar son: B1 (contactor Bomba 1) Activacin de la Bomba nmero 1 de llenado del depsito. B2 (contactor Bomba 2) Activacin de la Bomba nmero 2 de llenado del depsito. V (electrovlvula de riego) Activa el riego abriendo una electrovlvula que da paso de agua a una acequia. H1 (sealizacin regando) Se activa si estamos regando, es decir si la electrovlvula est activada. H2 (riego activado) Su encendido sealiza la activacin mediante el interruptor del sistema de riego. H3 (sealizacin de avera) Su encendido sealiza que tenemos una avera en alguno de los sensores. Por ejemplo si B=1, C=1, y D=0, es una situacin no posible, por probable avera en alguno de los sensores. El funcionamiento que se desea para el sistema es el siguiente: Riego activado (A=1): Regamos activando la electrovlvula si el nivel de agua en el depsito est por encima del nivel mnimo. Las dos bombas funcionan simultneamente si el nivel de agua est por debajo del nivel medio. Si el nivel de agua del depsito est entre el mximo y el medio, funciona slo la bomba1. Si superamos el nivel mximo las dos bombas estn paradas. Riego desactivado (A=0): La electrovlvula se activa vaciando el depsito en el caso de que el agua supere el nivel mximo. La bomba 1 permanece siempre parada. La bomba 2 funciona slo si el nivel de agua est por debajo del nivel medio. Las combinaciones de los sensores del depsito que correspondan a estados de llenado imposibles producen la activacin de la sealizacin de avera y la parada de las dos bombas. En este caso la electrovlvula sigue funcionando de la forma normal. Sistemas de numeracin y lgebra de Boole
2-38
Alejandro G. Castro P.14)
Disear un sistema combinacional cuyas entradas son NM, NS, IN y CM capaz de controlar un motor elctrico de bombeo de agua. Significado de las seales: NM vale 1 si el agua supera un cierto nivel mximo y 0 en caso contrario. NS vale 1 si el agua superar un cierto nivel umbral de seguridad. IN vale 1 durante toda la noche. CM es una seal de control que maneja un operario y que puesta a 0 no produce efecto alguno, pero si toma valor 1 y el agua est por debajo del nivel mximo, entonces debe poner en marcha el motor de la bomba.
La especificacin del diseo indica que: 1. 2. La bomba deber funcionar por la noche si el depsito est por debajo del nivel mximo y la bomba deber funcionar por el da si el nivel est por debajo del nivel de seguridad.
P.15)
Se pretende disear un sistema de control digital para una parte de una operacin de tratamiento de madera de una fbrica de muebles. Este sistema debe controlar cuatro motores (M1, M2, M3 y M4) que ponen en marcha una cinta transportadora, su bomba de lubricacin, una sierra de cinta y una sierra de corte, respectivamente. El sistema utiliza cuatro interruptores manuales on/off (S1, S2, S3 y S4), para controlar cada uno de los cuatro motores. Al activar (desactivar) el interruptor Si se pone en marcha (se para) el motor Mi. Cuando la cinta transportadora est funcionando, el motor que controla la lubricacin de la cinta transportadora debe funcionar. El motor que controla a la cinta transportadora debe funcionar slo cuando los interruptores S1 y S2 estn activados. Los motores de las sierras no requieren lubricacin, pero nunca deben funcionar al mismo tiempo. Si los interruptores S3 y S4 se activan al mismo tiempo, el sistema debe pararse por completo, incluyendo los motores de la cinta transportadora y de lubricacin. Tampoco pueden funcionar al tiempo la cinta transportadora y la sierra de corte. La lgica de control del circuito debe controlar los motores para evitar que se produzca cualquier condicin no permitida debido a la manipulacin incorrecta de los interruptores. Ese control se realiza parando completamente el sistema.
P.16)
Un proceso qumico posee tres indicadores de la temperatura del punto P cuyas salidas T1, T2, y T3 adoptan dos niveles de tensin bien diferenciados segn la temperatura sea menor, o mayor-igual a t1, t2, t3 respectivamente (t1< t2< t3).
Se asigna el valor cero al nivel de tensin correspondiente a una temperatura inferior a t, y el valor uno al nivel correspondiente a una temperatura superior o igual a t. Se desea generar una seal que: Adopte un nivel de tensin alto (1 lgico) si la temperatura est comprendida entre t1 y t2 Adopte un nivel de tensin alto si la temperatura es superior o igual a t3 Adopte un nivel de tensin bajo en cualquier otro caso diferente a los descritos anteriormente.
P.17)
Se desea disear un sistema de control para la apertura automtica de una puerta. Las seales de control son las siguientes: Detector de proximidad de entrada: A. Detector de proximidad de salida: B. Interruptor de funcionamiento automtico: C Las condiciones de funcionamiento son las siguientes: I. II. Si el interruptor de funcionamiento automtico est desactivado ( C = 0 ), la puerta permanecer siempre cerrada ( salida = 0 ). Si el interruptor de funcionamiento automtico est activado ( C = 1 ), la puerta se abre ( salida = 1 ) al detectar presencia de personas mediante el detector de proximidad de entrada o de salida, y se cierra ( salida = 0 ) si no detecta presencia.
2-39
Tcnicas y procesos en las instalaciones automatizadas en los edificios P.18)
Alejandro G. Castro
Se desea disear un sistema de control para un portn automtico de una finca. Las entradas y salidas del sistema son las siguientes: ENTRADAS: Giro a la derecha de cerradura (contacto NA entrada A). Giro a la izquierda de cerradura (contacto NA entrada B). Final de carrera 1, posicin de cerrado (contacto NC entrada C). Final de carrera 2, posicin de abierto(contacto NC entrada D). SALIDAS Clula fotoelctrica (1 si detecta presencia, 0 mientras no detecte presencia entrada E). Q1 : Giro a derechas del motor que acciona la puerta: movimiento de APERTURA. Q2: Giro a izquierdas del moto que acciona la puerta: movimiento de CIERRE.
Las condiciones de funcionamiento son las siguientes: La apertura de la puerta se realiza girando la llave hacia la derecha, mientras se mantenga la posicin de la llave la puerta sigue abrindose. La apertura se detiene si la clula detecta presencia o si es presionado el FDC 2. II. El cierre de la puerta se realiza girando la llave a la izquierda, mientras se mantenga la posicin de la llave la puerta sigue cerrndose. El cierre se detiene si la clula detecta presencia o cuando son presionados los dos FDC. III. En el movimiento de cierre el FDC 1 es presionado antes que le FDC 2 . IV. En el movimiento de apertura el FDC 2 es liberado antes que el FDC 1. V. La deteccin de presencia en la clula detiene cualquiera de los dos movimientos de la puerta. I.
APERTURA CIERRE
Puerta cerrada
FDC 1 FDC 2
Puerta abierta
FDC 1 FDC 2
2-40
Alejandro G. Castro
INDICE DE IMGENES
Figura 2.1, Equivalencia binario-decimal-hexadecimal _________________________________________________6 Figura 2.1, operaciones binarias___________________________________________________________________7 Figura 2.3, Funcin OT _______________________________________________________________________10 Figura 2.4, Funcin A D _______________________________________________________________________11 Figura 2.5, Funcin OR_________________________________________________________________________11 Figura 2.6, Funcin A D ______________________________________________________________________12 Figura 2.7, Funcin OR _______________________________________________________________________12 Figura 2.8, Funcin XOR _______________________________________________________________________13 Figura 2.9, Funciones lgicas en esquema de contactos________________________________________________14 Figura 2.10, Postulados del lgebra de Boole _______________________________________________________16 Figura 2.11, Ejemplo 30, planteamiento de un circuito lgico ___________________________________________20 Figura 2.12, Mapas de Karnaugh _________________________________________________________________22 Figura 2.13, Ejemplo 32 - Karnaugh ______________________________________________________________22 Figura 2.14, Ejemplo 33 - Karnaugh ______________________________________________________________22 Figura 2.15, Ejemplo 34 - Karnaugh ______________________________________________________________23 Figura 2.16, Ejemplo 35 - Karnaugh ______________________________________________________________23 Figura 2.17, Ejemplo 36 - Karnaugh ______________________________________________________________23 Figura 2.18, Ejemplo 37 - Karnaugh ______________________________________________________________23 Figura 2.19, Ejemplo 38 - Karnaugh ______________________________________________________________24 Figura 2.20, Ejemplo 39 - Diagrama de bloques _____________________________________________________25 Figura 2.21, Ejemplo 39 - Tabla de verdad _________________________________________________________25 Figura 2.22, Ejemplo 39 - Mapa de Karnaugh_______________________________________________________25 Figura 2.23, Ejemplo 39 - Esquema con puertas lgicas de dos y tres entradas _____________________________26 Figura 2.24, Ejemplo 39 - Esquema con puertas A D _______________________________________________26 Figura 2.25, Ejemplo 40 - Diagrama de bloques _____________________________________________________27 Figura 2.26, Ejemplo 40 - Tabla de verdad _________________________________________________________27 Figura 2.27, Ejemplo 40 - Mapa de Karnaugh_______________________________________________________27 Figura 2.28, Ejemplo 40 - Esquema con puertas lgicas _______________________________________________28 Figura 2.29, Ejemplo 41 - Mapa de Karnaugh_______________________________________________________28 Figura 2.30, Ejemplo 41 - Esquema con puertas lgicas _______________________________________________29 Figura 2.31, Sist. Combinacional diagrama de bloques_______________________________________________29 Figura 2.32, Sist. Combinacional Esquema de conexiones ____________________________________________29 Figura 2.33, Codificadores ______________________________________________________________________30 Figura 2.34, Codificador BCD genrico sin prioridad_________________________________________________30 Figura 2.35, Codificador BCD 74147 con prioridad _________________________________________________31 Figura 2.36, Codificador 74148 __________________________________________________________________31 Figura 2.37, Tabla de verdad de un decodificador genrico 3 a 8________________________________________31 Figura 2.38, Decodificador 7442 (BCD a decimal) ___________________________________________________32 Figura 2.39, Decodificadores ____________________________________________________________________32 Figura 2.40, Funcionamiento de un multiplexor 74151 ________________________________________________33 Figura 2.41, Multiplexores ______________________________________________________________________33 Figura 2.42, Tabla de verdad ejemplo 43 __________________________________________________________34 Figura 2.43, Funcionamiento de un muliplexor 74151_________________________________________________34
2-41
Alejandro G. Castro
NOTAS
2-42

UD2

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

UD2

Caricato da

Copyright:

Formati disponibili

UNIDAD 2

SISTEMAS DE NUMERACIN Y LGEBRA DE BOOLE

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Sistema de numeracin decimal

1278 = 1000 + 200 + 70 + 8 = 1 1000 + 2 100 + 7 10 + 8 1 = 1 10 3 + 2 10 2 + 7 101 + 8 10 0

Sistema de numeracin binario

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

A partir de la cuarta multiplicacin el las cifras decimales se repetirn

3 AF16 = 3 16 2 + 10 161 + 15 16 0 = 3 256 + 10 16 + 15 1 = 768 + 160 + 15 = 94310

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

AND 0*0=0 0*1=0 1*0=0 1*1=1

OR 0+0=0 0+1=1 1+0=1 1+1=1

XOR 0X0=0 0X1=1 1X0=1 1X1=0

NOT NOT 1 = 0 NOT 0 = 1 -----

SUMA 0+0=0 0+1=1 1+0=1 1 + 1 = 10

Acarreo 6,50 + 13,25 19,75

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Funcin NOT (NO)

La salida toma el valor contrario a la entrada

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Funcin AND (Y)

La salida es 1 slo cuando todas las entradas valen 1.

La salida vale 1 cuando alguna de sus entradas toma el valor 1.

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Funcin NAND (NOY)

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Funcin XOR (O exclusiva)

La salida toma el valor 1 cuando un nmero impar de entradas toman valor 1.

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Pstulados del lgebra de Boole

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Simplificacin de funciones lgicas

Tcnicas y procesos en las instalaciones automatizadas en los edificios

Variable afirmada Variable negada

Ejemplo 26: Segn esta convencin al funcin f3(A,B,C) puede representarse

f 3 ( A, B, C ) = A B C + A B C + A B C + A B C = 010 + 110 + 011 + 111 = = m2 + m6 + m3 + m7

f 7 ( A, B, C ) = ( A + B + C ) ( A + B + C ) ( A + B + C ) ( A + B + C ) = 101 + 001 + 100 + 000 = = M 5 + M1 + M 4 + M 0

Al analizar la tabla de verdad encontraremos una relacin an ms general

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

f 5(A,B,C,D) = M ( 4,5,7 ,9,13,15 )

m( 0,2,6 ,8,10,11 ) . complementando

Sistemas de numeracin y lgebra de Boole

Tcnicas y procesos en las instalaciones automatizadas en los edificios

AND 00=0 01=0 10=0 11=1