Organizao de Computadores

Processadores
Disciplina: Arquitetura de Computadores
Prof. Daniella Dias danidias.jp@gmail.com

Computador eletrnico digital

Processador Memria Dispositivos de entrada/sada Interconexo entre as essas partes (barramento)

Organizao de um Computador

Organizao de um Computador

Organizao de um Computador
Processador
Crebro do computador Executa programas armazenados na memria principal, buscando

Organizao de um Computador
Barramento Externo ao processador conexo memria e dispositivos de entrada/sada Interno ao processador Composio do Processador Unidade de controle busca e decodifica as instrues ULA realiza as instrues (aritmticas e lgicas) Registradores armazena resultados temporrios e algumas informaes de controle. So de acesso rpido por estarem dentro do processador.

as instrues, examinando-as, e executando-as em seqncia

Barramento
Prov a interligao entre os componentes do computador Conjunto de fios paralelos para a transmisso de dados, endereos

e sinais de controle

Organizao de um Computador
Registradores mais importantes
Contador de programas (PC Program Counter) aponta para a

Organizao do Processador

prxima instruo
Registrador de instrues (IR Instruction Register) armazena a

instruo que est sendo executada

Caminho de dados

Organizao do Processador
Composio do caminho de dados Registradores 1 a 32 ULA Barramento Instrues de um processador Registrador-memria permite que uma palavra de memria seja armazenada no registrador, e vice-versa Registrador-registrador instruo que opera sobre 2 registradores e coloca a sada em outro registrador (ciclo de caminho de dados)
9 10

Organizao do Processador
Ciclo de caminho de dados
Define, sob certos aspectos, o que a mquina pode fazer Conceito muito importante na maioria dos processadores A velocidade do ciclo do caminho de dados determina, em ltima

anlise, a velocidade do processador

Execuo de Instrues

1. 2. 3. 4. 5. 6. 7.
11

Execuo de Instrues
possvel escrever um programa que simule a funo de um

Ciclo de busca-decodificao-execuo
Busca prxima instruo na memria, a partir do endereo armazenado no PC, e armazena no IR Atualiza Contador de instruo PC para apontar para a prxima instruo Determina tipo de instruo armazenada no IR Determina endereo dos dados na memria, se a instruo requer dados adicionais Trazer palavras (dados) da memria, caso a instruo precise, e armazena-as em outros registradores Executa instruo Retorna ao passo 1
12

processador
Esse programa no precisa ser executado por um processador

eletrnico
Um programa pode ser executado por outro programa que

busque, decodifique e execute suas instrues

Esse programa o interpretador

Execuo de Instrues
Ao especificar uma linguagem de mquina L0 deve-se decidir

Execuo de Instrues
IBM (final dos anos 50)
Criou a uma famlia de computadores com as mesmas instrues Arquitetura nica mltiplas implementaes Arquitetura descreve o nvel de compatibilidade entre as mquinas

entre a construo de um processador ou de um interpretador Interpretador

Divide as instrues em um conjunto de pequenos passos Processador mais simples e mais barato

surgia a arquitetura de computadores

Como construir um computador de baixo custo que execute

instrues complexas presentes em mquinas mais caras?

Conceito de interpretao por microprogramao

Os primeiros computadores possuam poucas instrues que

evoluram com o desenvolvimento de mquinas mais velozes

13

14

Execuo de Instrues
Vantagens da interpretao de instrues
Capacidade de corrigir no campo eventuais erros na implementao

Execuo de Instrues
Memria de controle
ROMs de alta velocidade Armazenavam o interpretador Reduzia o tempo de processamento

das instrues Oportunidade de incorporar nova instrues s mquinas existentes Projeto estruturado que permitia o desenvolvimento, o teste e a documentao de instrues complexas de modo muito eficiente

Microinstruo
So os passos necessrios para a execuo de uma instruo pelo

interpretador

15

16

RISC x CISC

RISC x CISC
RISC (Reduced Instruction Set Computer)
Processador com pequeno nmero de instrues muito simples Instrues capazes de serem executadas em um nico ciclo do

Fim da dcada de 70
Projeto de instrues complexas, com implementao simples a

partir de interpretador Busca pela reduo da distncia entre a linguagem de mquina e as necessidades das linguagens de programao de alto nvel
Anos 80
Surgimento de processadores com um conjunto reduzido de

caminho de dados

CISC (Complex Instruction Set Computer)

Tecnologia mais antiga e usada para famlias de computadores

compatveis a nvel de software. baratos) Por qu??

instrues e sem interpretao

Nmero maior de instrues Uso extensivo de interpretao (principalmente para modelos mais

17

18

RISC x CISC
Argumento RISC
Mesmo que uma mquina RISC precisasse de 4 ou 5 instrues para

RISC x CISC
Por que a RISC no suplantou a CISC?
Problemas de compatibilidade com mquinas antigas com software j

fazer o que uma mquina CISC faria com apenas 1 instruo, se a instruo RISC fosse 10 vezes mais rpida (s hardware) a mquina RISC venceria

desenvolvido.
Aparecimento de solues hbridas: Por exemplo, a INTEL usa RISC

para instrues de uso mais freqente (Ncleo RISC) e interpretao para instrues mais complexas e de uso menos freqente.

19

20

Princpios de Projeto RISC para Computadores Modernos

Todas as instrues so diretamente executadas por

Paralelismo
Melhora do desempenho
Processadores mais rpidos (por exemplo, aumento da velocidade do

hardware Maximizar a taxa na qual as instrues so executadas As instrues precisam ser facilmente decodificadas Somente as instrues de Load (leitura) e Store (escrever) devem referenciar a memria Projetar uma mquina com muitos registradores

clock) existem um limite tecnolgico

Paralelismo

Paralelismo
Execuo de duas ou mais operaes ao mesmo tempo Aumenta o desempenho mantendo o mesmo clock

21

22

Paralelismo
Tipos de paralelismo
Nvel de instrues um nico processador deve executar mais

Paralelismo no Nvel de Instrues

Execuo em Pipeline O maior gargalo para a velocidade de execuo de instrues o acesso memria Soluo busca antecipada de instrues na memria Utilizao de um buffer de pr-busca conjunto de registradores que armazenam as instrues antecipadas Pr-busca divide a execuo das instrues em busca e execuo efetiva Pipeline Diviso da execuo da instruo em vrias partes, com um hardware dedicada a cada uma delas

instrues por segundo

Nvel do processador vrios processadores trabalhando juntos

para a soluo do mesmo problema

23

24

Paralelismo no Nvel de Instrues

Paralelismo no Nvel de Instrues

Execuo em Pipeline
Ciclo dessa mquina 2ns Durao de uma instruo (5 estgios) 10ns Instrues por segundo aparentemente 100MIPS, mas como

temos uma nova instruo a cada 2ns temos na verdade 500MIPS

MIPS Milhes de Instrues por Segundo

(a) Pipeline de 5 estgios. (b) Estado dos estgios em funo do tempo

25 26

Paralelismo no Nvel de Instrues

Arquiteturas Superescalares Se um pipeline bom, dois ainda melhor Um nica unidade de busca de instruo busca pares de instrues e pe cada uma em um pipeline (execuo em paralelo) No pode haver conflitos pela utilizao de recursos O resultado de uma das instrues no pode depender da outra Esse tratamento pode ser feito pelo compilador ou por um hardware extra.

Paralelismo no Nvel de Instrues

Pipeline duplo de 5 estgios

27

28

Paralelismo no Nvel de Instrues

Arquiteturas Superescalares
Muitos pipelines implicam em um aumento considervel do

Paralelismo no Nvel de Instrues

hardware
Uso de um nico pipeline com diversas unidades funcionais (estgio

4 do pipeline)
Essas unidade funcionais executam as operaes em uma velocidade

bem mais lenta que o processo de busca das mesmas

Processador superescalar com 5 unidades funcionais

29 30

Paralelismo no Nvel do Processador

Problemas dos processadores Limitao de velocidade devido a tecnologia vigente Mais rpido mais calor dissipado Paralelismo no nvel de instruo aumenta o desempenho

Paralelismo no Nvel do Processador

Computadores Matriciais
Problemas cientficos estrutura regular de dados, a exemplo

de matrizes
Mesmos clculos efetuados em diversos conjuntos de dados ao mesmo

na ordem de 5 a 10 vezes Para se ter um aumento de desempenho da ordem de 50, 100 ou mais, necessrio recorrer a computadores com mais de um processador

tempo

Duas solues de paralelismo para solucionar os problemas

cientficos
Processador matricial Processador vetorial

31

32

Paralelismo no Nvel do Processador

Processador matricial
Composto por um grande nmero de processadores idnticos Cada processador executa a mesma seqncia de instrues em

Paralelismo no Nvel do Processador

conjuntos de dados (carregados no momento da inicializao) diferentes Possui um nica unidade de controle que envia instrues em broadcast (difuso) para todos os processadores

Processador matricial do tipo ILLIAC IV

33 34

Paralelismo no Nvel do Processador

Processador Vetorial
Muito parecido com o processador matricial Operaes aritmticas so realizadas em uma nica ULA

Paralelismo no Nvel do Processador

Processador matricial x vetorial
programao para o matricial voltada ao paralelismo (mais difcil) processador matricial , em geral, mais rpido principalmente para

operando em pipeline Trabalha com registradores vetoriais Registradores convencionais que podem ser carregados por meio da execuo de uma nica instruo, que os carrega de modo serial

repetio de um mesmo processamento em vrios "pedaos" dos dados

processador vetorial se adapta a processamentos paralelos e no paralelos hardware do matricial mais caro (muitas ULAs)

Instrues MMX e SSE do Pentium 4 usam processamento matricial

para acelerar software de multimdia.

35

36

Paralelismo no Nvel do Processador

Processadores matriciais no so CPUs independentes

Paralelismo no Nvel do Processador

Multiprocessadores
Vrios processadores x memria nica x barramento nico Soluo memria local para cada processador, que armazena

(unidade de controle nica) Multiprocessadores

Composto por vrios processadores independentes que

conflitos entre os processadores

compartilham a mesma memria As atividades dos processadores devem ser coordenadas para que um no interfira na atividade do outro gerenciar a memria que cada um usa para no haver conflitos Compartilham um barramento nico

o programa e os dados que no precisam ser compartilhados

Com a reduo do uso do barramento compartilhado, diminui

o trfego e reduz as possibilidades de conflito cache

Outra soluo para os conflitos baseado no uso de memria

37

38

Paralelismo no Nvel do Processador

Paralelismo no Nvel do Processador

Multiprocessadores
Modelo mais fcil de se trabalhar entre os sistemas paralelos

memria compartilhada
Exemplo busca de clulas cancergenas em uma fotografia de

tecido humano
Fotografia fica armazenada na memria comum Os processadores tem acesso a toda a memria No h problema caso um processador invada uma regio demarcada para

um outro processador

(a) Multiprocessador com um nico barramento e memria nica (b)Multiprocessador com memrias locais aos processadores
39 40

Paralelismo no Nvel do Processador

Multicomputadores
Sistema com poucos multiprocessadores (256) so fceis de

Paralelismo no Nvel do Processador

Multicomputadores
Sistemas com um grande nmero de computadores interconectados No existe nenhum tipo de memria comum sendo compartilhada Comunicao entre computadores feita atravs de troca de mensagens com

serem construdos Sistemas multiprocessados com mais processadores so de difcil implementao O problema est na conexo dos processadores com a memria A soluo usar um grande nmero de computadores interconectados, sem memria compartilhada multicomputadores

alta velocidade

Computador no precisa estar ligado diretamente com todos os outros (uso

de topologias em rvore, anis, etc..) computadores intermedirios) computadores

Mensagens podem ser roteadas do computador fonte para o destino (usando Existem em operao sistemas multicomputadores com mais de 10.000

41

42

Paralelismo no Nvel do Processador

Multiprocessador x Multicomputador
Sistemas multiprocessadores so mais fceis de programar Sistemas multicomputadores so mais fceis de constuir Futuro sistema hbrido Iluso de compartilhamento de memria, sem a dificuldade da

implementao real

43