ARQUITECTURA DE LAS COMPUTADORAS UNIDAD 7: Unidades de Entrada-Salida Transferencia de ENTRADA Y SALIDA Hasta ahora se ha estudiado la interconexin del procesador

r (CPU) y la unidad de memoria de acceso aleatorio (RAM). donde los bits se transmiten en paralelo (megabit/seg o Mb/s) Ahora se debe incluir la interconexin con sistemas externos (perifricos) . Las instrucciones y los datos almacenados en la memoria deben provenir de dispositivos de entrada. Asimismo los resultados deben transmitirse al usuario mediante dispositivos de salida. En una operacin de entrada la informacin tiene como destino la memoria principal. En una operacin de salida es al revs. Se trata de la interconexin entre sistemas digitales secuenciales y combinacionales. La operacin de los perifricos debe sincronizarse con la operacin de la CPU y de la unidad de memoria, estableciendo un control sobre la transferencia de la informacin. Cualquiera sea la forma de controlar la transferencia de informacin externa la interconexin fsica puede ser: paralelo o serie.

S1

P1

S1

P2

BUS DATOS Seal de envo

DATO R S. Envo

DATO VLIDO

Paralelo

Serie

En el PC se tienen puertos (port) de comunicacin serie y paralelo. Se trata de un hardware dedicado al control de la transferencia y al almacenamiento temporario de la informacin. Desde los puertos los datos salen en paralelo ( byte) hacia la memoria a traves de un registro de la CPU. La comunicacin se soporta por el bus de datos. Transferencia paralelo Un receptor debe reconocer que un transmisor le enva informacin, el control puede resolverse de 2 formas: a) Control estroboscpico: Emplea una lnea especial por la cual se transmite una seal de control.

UTN-FRM Arquitectura de las Computadoras Unidad 7

Pgina 1 de 9

Datos S1 Fuente Seal Sincronismo Sincronismo S2 Destino 1 0 0 1 Dato

El flanco ascendente indica al receptor que tiene datos estn disponibles b) Apretn de manos (HAND SHAKING): Emplea dos lneas de control.
DATO S. Envo S. Aceptacin Seal de envo T DATOS Seal de Aceptacin R Deshabilita Envo Deshabilita Aceptacin
DATO VLIDO

- Coloca Datos - Habilita envo - Acepta Datos - Habilita Aceptacin

-Secuencia de eventos T-R

Ahora hay un control tanto en el envio como una confirmacion de la recepcin. Transferencia Serie Los datos se envan por un hilo de transmisin (Tx) y se reciben por otro, de recepcin (Rx). a) Transmisin sincrnica: La transferencia se controla mediante seales de control por hilos independientes a los de envo de informacin.

n bit de informacin. S1 S2 Bit de comienzo Bit`s de fin de transmisin

La duracin de los bit se controla con los flancos ascendentes, que coinciden con las conmutaciones de los sucesivos bit de informacin. En los flancos descendentes la informacin est estable para ser leda por el receptor. Para indicar el inicio de la transmisin, por el mismo hilo de dato se envan caracteres de sincronismo, previo a los datos.
1 BYTE 1 BYTE 11111111 11111111 Caracteres de Sincronismo DATO 1 DATO 2

b) Transmisin Asincrnica: La transferencia se controla mediante seales que se combinan con las de informacin y se enva por el mismo hilo.
UTN-FRM Arquitectura de las Computadoras Unidad 7 Pgina 2 de 9

Modos de Transferencia La transferencia de datos desde perifricos puede manejarse en uno de cuatro modos posibles: 1- Transferencia de datos controlada por el programa. 2- Transferencia de datos iniciada por interrupcin. 3- Transferencia con acceso directo a memoria (DMA). 4- Transferencia a travs de un procesador de E/S (IOP). Un enlace de comunicacin debe resolver las diferencias operativas entre el procesador (CPU) y los perifricos. Estos ltimos siempre incluyen un sistema electromecnico, provocando diferencias notables de velocidad. Se incluyen componentes de hardware que permiten sincronizar el CPU con los perifricos.

CPU BUS I/O

INTERFAC

INTERFAC

INTERFAC

DISCO

CD

PRINTER

Puerta Paralelo (de propsito general) Se indica un circuito integrado (IC) de puerta paralelo de propsito general. Permiten la conexin con perifricos de impresin, medicin, transmisin y control. Son programables y pueden adaptarse a diferentes requerimientos segn el tipo de perifricos. Se indica una puerta con capacidad para comunicarse con perifericos de 8 o 16 bit. Tiene dos partes idnticas A y B. Se supone que los datos del CPU llegan en 8 bit en paralelo. La puerta se selecciona mediante las lneas de control selectoras de chips CS0, CS1 y CS2. Mediante las lneas de seleccin de registros, RS0 y RS1 se accede a los 4 registros internos DRA, DRB, CRA, CRB. Las interrupciones externas llegan por CA o CB y se transfieren al procesador por la lnea IRQA e IRQB. Estas interrupciones externas quedan registradas en la misma puerta, en los registros internos de control CRA y CRB respectivamente. Si hay una sola lnea IRQ directa al procesador, ser necesario reunirlas en una compuerta OR, en este caso mediante la lectura desde el procesador de los CR se puede discriminar que sector de la puerta genero la interrupcin. Toda lo operatoria de leer o escribir en los registros internos de datos y de control, como asi tambien los codigos binarios para programar diferentes forma de trabajo de entrada/salida se encuentran en la hoja tcnica del fabricante del circuito integrado (IC).

UTN-FRM Arquitectura de las Computadoras Unidad 7

Pgina 3 de 9

CA2 Interrup. CA1 CS0 CS1 CS2 CPU PA0 DRA A CRA PA7

* Para 8 o 16 bit, segn el perifrico. * CA/CB : lneas de interrupcin externas * DR : Registro de datos bidireccional * CR : Registro de control programacin puerta (8bit), mediante b0 a b5 - entradas - salidas - tipo de flanco para interrupcin
Interrup. CR IRQA RQB b5 b4 b3 b2 b1 b0

RS0 RS1 de RESET CRB para definir: R/ W IRQA IRQB DRB

(8bit)

PB0 B PB7 CB1 Interrup. CB2

Los bit IRQA/B registran las interrupciones para que el procesador identifique el DR que debe leer.

Port CA1 CA2 0

1 0 1

Perifrico

OPERACIN HANDSHAKE

Modelo de transferencia * El perifrico avisa que tiene disponible dato mediante un flanco de 1 a. * La CPU lee el dato y a travs de CA2 mediante un flanco de 0 a 1

La lnea de aviso al receptor se denomina strobe. La lnea del receptor que indica que los datos se han recibido y esta disponible para nuevos datos, se llama acknowledge (admisin). Puede haber una tercera lnea denominada busy para indicar dispositivo ocupado Toda la operacin de programacin y lectura y/o escritura, se realiza bajo control de programas (rutinas de servicio) residentes en memoria (RAM/ ROM/PROM/EPROM) del sistema. La puerta paralelo de un PC esta especialmente preparada para manejar el perifrico impresora, (no es de propsito general) no obstante puede adaptarse para realizar la entrada/salida de seales de medicin y control, con ciertas limitaciones (Ver Trabajo

UTN-FRM Arquitectura de las Computadoras Unidad 7

Pgina 4 de 9

Prctico). De esta manera la PC puede convertirse en una central de alarmas, donde los datos entran y salen por la puerta, ejecutando un programa fijo en forma cclica. Puerta Paralelo del PC (tipo CENTRONIC) Adems de puerta paralelo para la impresora (parallel printer port) es un recurso importante para el intercambio de informacin digital externa a la PC.

/STRB D0 D1 D2 D3 D4 D5 D6 D7 /ACK BUSY PAPER END SELECT

1 2 3 4 5 6 7 8 9 10 11 12 13

14 15 16 17 18 19 20 21 22 23 24 25

AUTO FEED ERROR INIT SELECT IN GND GND GND GND GND GND GND GND

Esta dividido en 3 Reg. Port: DATOS: (D0, D1, ..., D7) Out ESTADO: (ERROR, SELECT, P. END, ACK, BUSY) Input CONTROL: (STROBE, A.FEED, INIT, SELECT IN) I/O

Los registros pueden se leidos o escritos mediante la instruccin IN o OUT , respectivamente a traves del registro AX El manejo de las lneas de control y comando para una operacin de R/W, la realiza una rutina de la ROM BIOS. Puerta Serie Para comunicacin por dos lineas solamente (Modem, instrumentos o equipos a perifricos a distancia.
CS0 CS1 CS2 RS0 RS1 RESET R/W IRQ RDR RD (Received Data) CTS (Clear To Send) DCD (Data Carrier Detect) DSR (Data Set Ready) RTS (Request To Send) DTR (Data Terminal Ready) TD (Transmitted Data) GND (Ground)

SR CR TDR

RDR : Registro recepcin de datos. TDR : Registro transmisin de datos. SR : Registro de estado: Para registrar, error paridad, saturacin, prdida de portadora. CR : Registro de control : Para programar, paridad, velocidad, nro. de bit x carcter, bit de stop

UTN-FRM Arquitectura de las Computadoras Unidad 7

Pgina 5 de 9

Para transmisin asincrnica: En condiciones de no-transmisin, la lnea de dato se encuentra en un alto. Al comenzar la transmisin de un carcter, se inicia con un flanco decreciente seguido del bit de START, que permite la sincronizacin del perifrico o la puerta.
1 bit START 7 bit DATA 2 bit STOP 1 bit PARITY BIT de STOP PARITY (EVEN (PAR) o ODD (IMPAR))

7 DATA BIT BIT de START ONE CHARACTER WORD ( 11 Bits )

Parmetros tpicos: Suponiendo la duracion de un bit (BIT TIME) de: 9.09 ms. Se tienen las siguientes caracteristicas: BAUD RATE = 1/BIT TIME = 1/9.09 ms. = 110 baud Tiempo de palabra = 11 bit x 9.09 x 10-3 s .1 seg
PC 1 DTE 1 DCE 1 RS - 232 C ENLACE MODEM DCE 2 DTE 2 PC 2

RS - 232 C

Word rate = 1 / 0.1 seg = 10 word/seg. Velocidad = 10 word/seg x 8 bit/caract = 80 bit/seg. (incluye paridad) Se observa que la velocidad queda determinada por la duracin de un bit (BIT TIME). Verifique el Bit Time para un modem de 56.000 Baudios. Para velocidades de 300 y 1200 Baudios se tiene: BAUD RATE BIT TIME (ms) WORD TIME (s) WORD RATE VELOCIDAD 300 3.33 .0366 27.32 218.6 1200 .833 .0092 108.7 870

Puerta Serie (RS-232) NORMA RS-232 C: Est normalizada para la interconexin de equipos que funcionen como DTE (Data Terminal Equipment y DCE (Data Comunications Equipment). El conector tiene 25 lneas especificadas (DB-25), tambien puede utilizarse un conexin reducida con conector DB-9. La comunicacin se realiza punto a punto. Es decir un perifrico por cada puerta.

UTN-FRM Arquitectura de las Computadoras Unidad 7

Pgina 6 de 9

UTN-FRM Arquitectura de las Computadoras Unidad 7

Pgina 7 de 9

Puerta Serie USB (Universal Serial Bus) Se trata de un bus formado por 4 cables; 2 de alimentacion y 2 de datos. Sobre este bus se pueden conectar hasta 127 perifricos diferentes (Dispositivos USB), funcionando simultaneamente y operando con una misma PC (Host USB). El puerto y los dispositivos USB es del tipo Plug& Play

USB data packets

.
1 ms

Un puerto serie tradicional es capaz de transmitir hasta 112,5 Kb/s y el puerto paralelo entre 600KB/s y 1,5MB/s, pero un puerto USB es capaz de llegar a alcanzar entre 1,5Mb/s (Baja) y 12Mb/s (Alta). por lo que es la conexin ideal para mdem de 56K, scneres (como alternativa de similar coste a los de puerto paralelo), CD-ROMs externos, dispositivos de copia de seguridad externos, etc. La ampliacion del bus se realiza por medio de Hub que son distribuidores de bus con una entrada y cuatro salidas. Con ellos se llega a los 127 perifericos Los dispositivos que se conectan al bus USB son capaces de recibir y transmitir informacin de dos tipos: Usuario y Control. Esto lo hace en base a 4 tipos de bloques para lo cual se ha definido un protocolo de comunicacin. Los datos son enviados en paquetes de 8 a 256 byte. Todo el trafico de datos se realiza en tramas de 1 ms aproximadamente En baja velocidad (1,5 Mb/s) la longitud del bit es 666.7 ns y de 83,3 ns en alta velocidad (15 Mb/s ). La arquitectura de comunicacin responde al tipo Maestro-Esclavo; la PC constituye el Maestro y los Esclavos son los perifericos. Siempre la PC solicita informacion y los perisfericos, que estan numerados, responden.
UTN-FRM Arquitectura de las Computadoras Unidad 7 Pgina 8 de 9

El acceso al bus es bajo la modalidad de Token o testigo. Para el control de errores utiliza el modelo CRC (Cdigo de Redundancia Cclica) implementando por hardware. El bus es de + 5 V y puede se cargado con hasta 100 mA. Esto permite alimentar perifericos de bajo consumo. Los de mayor consumo deberan autoalimentarse. En cualquier caso instalar un fusuble sobre la linea + 5V para limitar la corriente.

Conector USB - doble

Conector USB Tipo A

UTN-FRM Arquitectura de las Computadoras Unidad 7

Pgina 9 de 9