INTRODUCCION La Electrnica Digital se fundamenta en transmitir y recibir informacin por medio de dos estados diferentes (Alto / Bajo Verdadero

ro / Falso). Una puerta lgica realiza una determinada funcin lgica digital. Existen dos grandes tecnologas digitales: TTL y CMOS. En 1.993 existan fundamentalmente seis subfamilias TTL y cuatro CMOS, cada una con unas caractersticas diferentes que las hacen propicias para cada tipo de aplicacin. Los fabricantes han perseguido la reduccin del parmetro producto de Ene-2003 Departamento de Ingeniera de la Informacin y Comunicaciones Universidad de Murcia 3 potencia disipada retardo propagacin (es decir, aumentar la velocidad, reduciendo el consumo). La evolucin de las tecnologas TTL est en la mejora del circuito bsico de sus puertas. La evolucin de las tecnologas CMOS mantiene el circuito bsico de sus puertas, mejorando las caractersticas de la fabricacin de cada familia CMOS. Los requisitos de mercado de equipos porttiles ha propiciado la evolucin de las tecnologas a tensiones de alimentacin cada vez ms reducidas (3.3 v, 2.5 v).

Familia TTL
Qu es TTL? Acrnimo ingls de Transistor-Transistor Logic o "Lgica Transistor a Transistor". Tecnologa de construccin de circuitos electrnicos digitales, en los que los elementos de entrada de la red lgica son transistores, as como los elementos de salida del dispositivo. Caractersticas de los TTL La familia de circuitos integrados TTL tienen las siguientes caractersticas: Caractersticas Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho). Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz. Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas).

.TTL trabaja normalmente con 5V.

Tecnologa

La tecnologa TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra: Etapa de entrada por emisor. Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL. Separador de fase. Es un transistor conectado en emisor comn que produce en su colector y emisor seales en contrafase. Driver. Est formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Familia CMOS
A) VOLTAJE DE ALIMENTACIN Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo que la regulacin del voltaje no es un aspecto crtico. Las series 74HC y 74RCT funcionan con un menor margen de 2 a 6 V. Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentacin sea de 5 V para que una sola fuente de alimentacin de 5 V proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales. B) NIVELES DE VOLTAJE Cuando las salidas CMOS manejan slo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es el resultado directo de la alta 8 resistencia de entrada de los dispositivos CMOS, que extrae muy poca corriente de la salida a la que est conectada. Los requerimientos de voltaje en la entrada para dos estados lgicos se expresa como un porcentaje del voltaje de alimentacin, tal y como se expresa en la tabla adjunta. De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de entrada menor que VIL(mx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que VIH (mn) = 3.5 V como ALTO.

C) INMUNIDAD AL RUIDO Se denomina ruido a cualquier perturbacin involuntaria que puede originar un cambio no deseado en la salida del circuito. El ruido puede generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o lneas de tensin cercanas o por picos de la corriente de alimentacin. Los circuitos lgicos deben tener cierta inmunidad al ruido la cual es definida como la capacidad para tolerar fluctuaciones en la tensin no deseadas en sus entradas sin que cambie el estado de salida. Los fabricantes establecen un margen de seguridad para no sobrepasar los valores crticos de tensin conocido como MARGEN DE RUIDO. D) DISIPACIN DE POTENCIA La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. Tal y como comentamos, uno de los principales motivos del empleo de la lgica CMOS es su muy bajo consumo de potencia. Cuando un circuito lgico CMOS se encuentra en esttico (sin cambiar) o en reposo, su disipacin de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutacin. Esto lo podemos observar examinando cada uno de los circuitos de las Figuras 2(a), 3(a) y 4(a), independientemente del estado de la salida, hay una muy alta resistencia entre el terminal VDD y masa, debido a que siempre hay un. MOSFET apagado en la trayectoria de la corriente. Por este motivo, se produce una disipacin de potencia dc tpica del CMOS de slo 2.5 nW por compuerta cuando VDD = 5

V; an en VDD = 10 aumentara slo 10 nW. Con estos valores de PD es fcil observar por qu la familia CMOS se usa ampliamente en aplicaciones donde el consumo de potencia es de inters primordial. F) PD AUMENTA CON LA FRECUENCIA La disipacin de potencia de un CI CMOS ser muy baja mientras est en una condicin dc. Desafortunadamente, PD siempre crecer en proporcin a la frecuencia en la cual los circuitos cambian de estado. Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que suministrarse una corriente de carga con oscilacin momentnea a la capacitancia de carga. Esta capacitancia consta de las capacitancias de entrada de las cargas combinadas que se conducen y de la capacitancia de salida propia del dispositivo. Estas breves espigas de corriente son suministradas por VDD y pueden tener una amplitud regular de 5 mA y una duracin de 20 a 30 ns. Es obvio, que cuando la frecuencia de conmutacin aumente, habr ms de estas espigas de corriente por segundo y el consumo de corriente promedio de VDD aumentar. G) FACTOR DE CARGA Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada extremadamente grande (1012 _) que casi no consume corriente de la fuente de seales, cada entrada CMOS representa comnmente una carga a tierra de 5 pF. Debido a su capacitancia de entrada se limita el nmero de entradas CMOS que se pueden manejar con una sola salida CMOS. As pues, el factor de carga de CMOS depende del mximo retardo permisible en la propagacin. Comnmente este factor de carga es de 50 para bajas frecuencias (<1 MHz). H) VELOCIDAD DE CONMUTACIN Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutacin es ms rpida debido a su baja resistencia de salida en cada estado. Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a travs de una resistencia relativamente grande (100 k_). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k_ o menor. Esto permite una carga ms rpida de la capacitancia de carga. Los valores de velocidad de conmutacin dependen del voltaje de alimentacin que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagacin es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como podemos ver, mientras VDD sea mayor podemos operar en frecuencias ms elevadas. Por supuesto, mientras ms grande sea VDD se producir una mayor disipacin de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta velocidad es comparable con la de la serie 74LS. I) ENTRADAS CMOS. Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a la electricidad esttica y al ruido, los cuales pueden fcilmente activar los canales MOSFET P y N en el estado conductor, produciendo una mayor disipacin de potencia y posible sobrecalentamiento. J) SUSCEPTIBILIDAD A LA CARGA ESTTICAS Las familias lgicas MOS son especialmente susceptibles a daos por carga electrosttica. Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequea carga electrosttica que circule por estas altas impedancias puede dar origen a voltajes peligrosos.

Familia MOS
Los transistores de la tecnologa MOS (Metal OxideSemiconductors) son transistores de efecto de campoa los que llamamos MOSFET, la gran mayora de loscircuitos integrados digitales MOS se fabricansolamente con este tipo de transistores.

El MOSFET
E s m u y s i m p l e P o c o c o s t o s o Pequeo y consume muy poca energa. Ocupa mucho menos espacio en un CI que un BJT. S u p e r a n p o r m u c h o a l o s b i p o l a r e s e n i n t e g r a c i n a g r a n escala (LSI, VLSI). P u e d e n t e n e r u n n m e r o m u c h o m a y o r d e e l e m e n t o s e n un solo substrato que los circuitos integrados bipolares. L a v e l o c i d a d e s r e l a t i v a m e n t e l e n t a c u a n d o s e c o m p a r a con los BJT.

Los circuitos integrados P-MOS y N-MOS tiene una mayor densidad deintegracin por lo que son ms econmicos que los CMOS. Los N-MOS sonms comnmente utilizados que los P-MOS, ya que son dos veces ms rpidosy tienen cerca de dos veces la densidad de integracin de los P-MOS.

CARACTERSTICAS DE LOS CIRCUITOS MOS

Velocidad de Operacin 50 ns. Margen de Ruido 1.5 V F a c t o r d e C a r g a 5 0 Consumo de Potencia 0.1 mW G u a r d a n g r a n d e s c a n t i d a d e s d e c o m p u e r t a s e n un solo encapsulado sin ocasionar sobrecalentamiento. Son muy simples de fabricar. electricidad esttica
2491

Inversores CMOS

En un dispositivo integrado formado por un NMOS y un PMOS, ambos de enriquecimiento y realizados sobre la misma oblea. De ah su nombre, CMOS (Complementary MOS). Utilizando esta tecnologa es posible disear un circuito inversor cuya disipacin de potencia en corriente continua sea prcticamente nula. Es decir, solo consume potencia en los transitorios que representan cambios de estado a la salida

La estructura interna de un inversor CMOS se basa en el siguiente circuito

COMPUERTA NAND CMOS Se pueden construir otras funciones lgicas diferentes del INVERSOR bsico. La Figura 3 (a) muestra una compuerta NAND formada por la adicin de un MOSFET de canales P en paralelo y un MOSFET de canales N en serie al INVERSOR bsico. Para analizar este circuito conviene recodar que una entrada de 0 V enciende el P-MOSPET y apaga el N-MOSFET correspondientes, y viceversa para una entrada +VDD. Cuando ambas entradas (A1 y B1) estn en nivel alto (+VDD), hacen que los transistores QP1 y QP2 entren en corte y se encienden ambos N-MOSFET (transistores QN1 y QN2), con lo cual ofrece una baja resistencia de la terminal de salida a tierra (la salida pasa a bajo (0) a travs de QN1 y QN2). En todas las otras condiciones de entrada, de cuando menos un P-MOSFET estar encendido en tanto que al menos un N-MOSFET estar apagado. Esto produce una salida ALTA (a travs de QP1 y QP2 ).

C) COMPUERTA NOR CMOS Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un N-MOSFET en paralelo al inversor bsico (Figura 4 (a)). Una vez ms este circuito se puede analizar entendiendo que un estado BAJO en cualquier entrada enciende P-MOSFET (QP1 y QP2 entran a conduccin) y apaga el N-MOSFET (QN1 y QN2 entran a corte) correspondiente. La salida pasa a alto (1) a travs de QP1 y QP2. Las entradas en un estado ALTO, hacen que los transistores QP1 y QP2 entren en corte y ambos transistores QN1 y QN2 en conduccin (la salida pasa a bajo (0) a travs de QN1 y QN2). En las parejas de transistores ya sean de canal n de canal p, si cualquier entrada es baja, uno de los transistores entra a corte y otro a conduccin. La salida pasa a bajo (0) acoplndose a travs de transistores en conduccin a tierra.

Familia BIC MOS

(contraccin de Bipolar-CMOS) es el nombre de una tecnologa de fabricacin de circuitos integrados que combina las ventajas de las tecnologas bipolar y CMOS integrndolas juntas en un mismo wafer. Se usa en analgica para la fabricacin de amplificadores y en digital para algunos componentes discretos Combina circuitos con transistores bipolares y CMOS para la realizacin de circuitos lgicos digitales en un mismo chip. El objetivo final es incorporar las ventajas de cada dispositivo en uno solo: bajo consumo de potencia, alta impedancia de entrada y grandes mrgenes de ruido de los CMOS, con elevada velocidad (grandes corrientes) para atacar elevadas cargas capacitivas en tiempos reducidos. Tambin resulta una tecnologia apta para la

realizacin de funciones analgicas. Por contra, la necesidad de realizar mayor nmero de mscaras durante el proceso de fabricacin hace que estas tecnologias sean ms caras. El inversor BiCMOS Posee una etapa de entrada CMOS (QP y QN) gobernada por la seal vI y una etapa de salida compuesta por transistores bipolares (Q1,Q2). Cuando Qp esta activo (nivel bajo de la entrada) el transistor Q1 conduce una corriente elevada, haciendo que la salida tienda a alcanzar la tensin VDD. No obstante, solo llega al valor VDD-VBE(on) (salida tipo totempole). Mientras tato Q2 permanece cortado ya que su base no conduce al estar QN off. La evolucin es similar para una entrada alta. En este caso la salida solo llega hasta vBE voltios, necesario para mantener en activa a Q2. Por lo tanto, podemos deducir que se produce una degradacin de los niveles lgicos, y en consecuencia de los mrgenes de ruido. El circuito dela Fig. 5.29(c) muestra una verin mejorada del inversor BiCMOS, en la que se han incorporado dos resistencias R1 y R2 que permiten aproximar los niveles lgicos a VDD y tierra respectivamente, reduciendo a su vez la disipacin de potencia esttica. Compuertas lgicas BiCMOS Su concepcin es similar a la de una CMOS o NMOS en lo que se refiere a la parte MOS. La parte bipolar funciona como etapa de salida. Se utilizan en la realizacin de microporocesadores, RAM estticas y matrices de puertas [alvarez 1993].

Ventajas Consideremos como ejemplo de circuito BiCMOS un amplificador de dos etapas (la primera con un transistor MOS y la segunda con un BJT). Est claro que la primera etapa aporta una elevada impedancia de entrada y la segunda una baja resistencia de salida. Pero adems para determinadas configuraciones, sobre todo el cascode, presenta tambin la caracterstica de una baja capacitancia (casi tanto como en el caso de un slo BJT). Lo que se traduce en amplificadores con un alto ancho de banda y circuitos lgicos con alta velocidad de conmutacin. Desventajas El principal inconveniente de esta tecnologa reside en ajustar por separado las caractersticas de los componentes BJT y MOS. Esto aumenta el nmero de etapas del proceso de fabricacin y en consecuencia su coste. Adicionalmente, si atendemos a criterios de rendimiento la tecnologa BiCMOS nunca puede ofrecer los bajos niveles de consumo de la tecnologa CMOS.

FAMILIA ECL
Como hemos visto hasta ahora, las familias lgicas que utilizan los transistores con atrapamiento Schottky son las nicas en las que sus transistores no alcanzan la saturacin y por tanto son ms rpidas (aunque el diodo Schottky aumente un poco la capacidad de entrada del transistor correspondiente). Desde hace muchos aos existe una familia que utiliza el principio de no conseguir la saturacin de los transistores; la forma que tiene de hacerlo no es empleando diodos Schottky en los transistores, sino mediante un diseo particular de sus circuitos internos. Nos estamos refiriendo a la familia ECL o Lgica de Emisores Acoplados (Emitters Coupled Logic). La familia ECL tiene dos variantes: ECL serie 10000 o ECL IOK. ECL serie 100000 o ECL IOOK. Ambas familias (IOK y IOOK) son prcticamente idnticas con la diferencia de que la familia ECL IOOK es un poco ms rpida que ECL IOK y adems posee una mayor estabilidad frente a variaciones de la temperatura. Las familias ECL son las ms rpidas que existen en el mercado, llegando sus retardos a sobrepasar en muchas ocasiones un nanosegundo por puerta y la frecuencia de reloj suele ser de 50 MHz, pudiendo llegar a las cercanas del GHz. Todo esto las hace recomendables en contadores, comunicaciones digitales de alta velocidad, sistemas de clculo de alta velocidad, etc Su tensin de alimentacin es negativa, con lo que da problemas de conexin con el resto de familias lgicas. Por lo comentado anteriormente, la familia ECL tiene unas propiedades ideales; pero falta comentar sus caractersticas en cuanto a la disipacin de potencia. De esta manera, si ECL es la familia ms rpida que existe en el mercado, tambin es la familia que ms potencia disipa (20 mW por puerta), y si a esto le aadimos que su tensin de alimentacin es negativa, entonces podemos decir que no es una familia tan apetecible como en un principio pareca, puesto que no slo consume mucho, sino que los niveles lgicos que proporciona no son en nada compatibles con los de las restantes familias lgicas, por lo que los problemas en la interconexin con otras familias lgicas son muchos.