Separ 4 Sem Todo Digitales

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I
Especialidad de Electrnica Industrial turno DIURNO SEPARATA TEORICA PROF. Luis A. Snchez
CIRCUITOS DE PULSOS
Los circuitos estudiados hasta el momento en el turno de la maana del ISTP CCF para circuitos lgicos son ( codificadores, decodificadores, multiplexores, etc.) estos circuitos han sido configuraciones estticas en las cuales el estado de la salida depende exclusivamente de las combinaciones de 1s y 0s aplicadas a sus entradas. Las seales digitales estticas son producidas por interruptores, sensores, etc. Y para pasar de un estado a otro necesitan de una influencia externa, en tus laboratorios y aplicaciones has visto circuitos que generan seales digitales que cambian de nivel o estado con el tiempo, estas seales se denominan pulsos. Una seal de pulsos (ver figura 1) es una sucesin alternada de niveles altos y bajos de voltaje. FIGURA 1. Las seales de pulsos estn constantemente cambiando de estado, veremos los que generan o producen pulsos y los que requieren de seales de pulsos para operar. Un pulso (ver figura 2) es una seal que realiza una transicin de un estado al otro y regresa al estado inicial despus de un cierto tiempo, si estaba bajo pasa a alto y viceversa, en el primer caso se habla de pulsos positivos o activos en alto y en el segundo caso de pulsos negativos o activos en bajo.
FIGURA 2. Si estos cambios se producen en forma continua se tiene un tren de pulsos. Los puntos donde la seal cambia de estado se denominan bordes o flancos. El paso de 0 a1 es el flanco de subida de la seal y el paso de 1 a 0 es su flanco de bajada. Los pulsos explicados hasta ahora son ideales es decir cambian de un estado a otro en forma instantnea , pero la realidad es otra, un circuito digital a pesar de ser muy rpido tarda un determinado tiempo ( corto pero es tiempo) para cambiar de estado. Este tiempo se denomina retardo de propagacin ( propagation delay) y es el parmetro que define la velocidad de respuesta de los circuito digitales a sus seales de entrada, por ejemplo las familias TTL y CMOS tienen unas caractersticas de velocidad muy definidas. FIGURA 3
como conclusin la obtencin de pulsos ideales no es posible en la practica, en su gran mayora, los pulsos reales tienen el aspecto mostrado en la figura 3 y se caracterizan por tener tiempos de subida tS y de bajada tb finitos. por ejemplo ts = 15 us. tb = 10 us . Estrictamente hablando el tiempo de subida es el que tarda la seal en crecer desde el 10% hasta el 90% de su valor mximo y el de bajada el que demora en caer desde el 90% hasta el 10% del mismo, tcnicamente el tiempo de subida se designa generalmente como t r (rise time) y el de bajada como tf ( time fall) Los tipos de propagacin en la familia TTL son tpicamente del orden de los 2 a 30 nanosegundos. velocidad de operacin.- Los CI CMOS son tpicos, tanto que los circuitos TTL pueden operar a frecuencias hasta los 10MHZ y tienen tiempo de propagacin del orden de los 10 hasta los 50 nanosegundos por compuertas. Retardo de propagacin y frecuencia mxima de funcionamiento El diseo de un sistema digital de un rgimen de trabajo a alta velocidad debe incluir un tiempo de retardo de propagacin de compuertas bajo. Lgicamente, un menor retardo de propagacin se traduce en una mayor frecuencia mxima de funcionamiento. El tiempo de propagacin medio (tPD) se mide en ns y la mxima de frecuencia de funcionamiento en MHz. En la tabla 1 se muestran los tiempos de la familias lgicas TTL y CMOS. Disipacin de Potencia en Conmutacin En la familia CMOS, la disipacin de potencia se da prcticamente en rgimen de conmutacin. La mayor disipacin de potencia en rgimen esttico ocurre en la familia TTL. La tabla 1. muestra algunas caractersticas de las compuertas TTL y CMOS Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: un bajo consumo y una alta velocidad. La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia naci como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea. Cuadro Comparativo De Las Familias Tabla 1. Caractersticas de Compuertas TTL y CMOS
PARAMETRO TTL estndar 10 ns 35 MHz 10 mW 1V 10 TTL 74L TTL Schottky de baja Potencia (LS) 5 ns 45 MHz 2 mW 0'8 V 20 Fairchild 4000B CMOS Vcc=5V 40 ns 8 MHz 10 nW 2V 50 (*) Fairchild 4000B CMOS Vcc=10V 20 ns 16 MHz 10 nW 4V 50 (*)
Tiempo de propagacin de puerta Frecuencia mxima de funcionamiento Potencia disipada por puerta Margen de ruido admisible Fan out
33 ns 3 MHz 1 mW 1V 10
(*) O lo que permita el tiempo de propagacin admisible
CIRCUITOS DE RELOJ
En electrnica digital un reloj es un circuito que genera un tren de pulsos, generalmente cuadrados, se usan para sincronizar la operacin de sistemas digitales y realizan funciones de temporizacin. Onda cuadrada.- es una onda digital de sucesin continua de pulsos cuyo nivel pasa sucesivamente del estado bajo al alto y viceversa, en la figura 4 la onda es alta durante el tiempo T 1 llamado ancho del pulso y baja durante un tiempo T2 llamado intervalo del pulso. FIGURA 4
Cuando la seal permanece en bajo el mismo tiempo en alto es decir T 1 = T2 la seal se denomina onda simetrica o cuadrada , cuando estos tiempos son diferentes la seal es una onda asimtrica o pulso ver figura 5. Las ondas se caracterizan por tener una frecuencia, un periodo, un ciclo til (duty cycle) y una amplitud , esta es su mximo o nivel de voltaje del estado alto. FIGURA 5
que
La frecuencia ( f) se mide en Hertz (Hz) el periodo (T) se mide en segundos y es el tiempo que dura un ciclo de la onda, se define el periodo como la inversa de la frecuencia T= 1 / f El duty cycle o ciclo til (D) se expresa en porcentaje (%) y es la relacin entre el ancho del pulso T 1 y el periodo T se evala mediante la siguiente formula. Ciclo til(%) = D =( ( ancho del pulso ) / (Periodo) ) x 100 D= (T 1 / T) x 100 El duty cycle de una onda cuadrada es del 50 % , a menor ancho de pulso , menor es el ciclo til y viceversa, los circuitos generadores de pulsos se conocen como multivibradores, los principales tipos son: multivibradores semi-monoestables o one shot, los astables o relojes y los osciladores controlados por voltaje o VCO, algunos circuitos que funcionan a base de pulsos son los flip-flop o multivibradores biestables, los registros de almacenamiento y de desplazamiento, los contadores, las memorias, los conversores A/D y los microprocesadores.
EL CIRCUITO TIMMER LM 555
FIGURA 6
Ante la necesidad de obtener circuitos generadores de pulsos, multivibradores (temporizadores) se crearon circuitos basados en amplificadores operacionales en distintas aplicaciones, en 1972 la compaa Signetics introdujo en el mercado un nuevo componente, que no solo cumpla con estas necesidades el Timmer 555. Hoy en da el 555 sigue siendo un componente bsico en la construccin de circuitos multivibradores, generadores de pulsos, divisores de frecuencia .ETC. La principal ventaja del 555 radica en que consigue temporizaciones ms precisas. Adems, al ser un circuito integrado reduce el nmero de conexiones a la vez que el precio, factor que todo tcnico debe tener en cuenta a la hora del diseo. Descripcin El timmer 555 presenta varios encapsulado : 8 patillas en MINIDIP, Cpsula DIP de 14 patillas, Encapsulado metlico TO-99, en los laboratorios usaremos el DIP 8 patillas. Ver Figura 6 Funcionamiento del NE 555: La tensin de funcionamiento del 555 va de 5V a 18V. La patilla 8 + Vcc va conectado a un divisor de tensin mediante 3 resistencias. La patilla 6 TRH es una de las mas importantes, sale del comparador superior y cuando la tensin de referencia, en la patilla 6, sea mayor a dos tercios de Vcc, entonces este comienza a funcionar llegando al flip flop R-S y la salida Q del R-S saca un uno 1, donde llega a un transistor que en este momento acta como un interruptor cerrado y tambin llega a la salida invirtiendo esta seal que entra y transformndola en 0. La patilla 5 CNT es la entrada negativa del comparador superior. La patilla 2 TRG es la entrada negativa del comparador inferior, cuando este tiene una tensin de referencia inferior a un tercio de Vcc, entonces el comparador inferior empieza a funcionar, dando un impulso al flip flop saliendo de el un 0, entonces llega al transistor que al no llegar tensin a la base de este, funciona como interruptor cerrado, y llegando a la salida que invirtindolo saca un 1 sea vcc. La patilla 1 GND va directamente a masa. La patilla 7 DSC es la de descarga del condensador. La patilla 3 OUT es la salida. La patilla 4 RST es el reset.
Teoria de funcionamiento.- ( ver figura 7) Se observa que tiene dos comparadores de voltaje U1 y U2, un flip-flop U3, un amplificador de corriente o buffer U4, un transistor de descarga Q1, las resistencias Ra Rb Rc, de 5 K que son divisor de voltaje. El comparador superior U1 se denomina comparador de umbral o de threshold y el inferior U2 comparador de disparo o de trigger , cada comparador tiene dos entradas de voltaje , una inversora marcada con signo menos (-) y una no inversora con signo (+), el funcionamiento de cada comparador es sencillo, cuando en la entrada (+) se aplica un voltaje mayor que el de la entrada (-) , la salida del comparador es un nivel alto, si por el contrario en la entrada (+) se aplica un voltaje menor que el de la entrada (-) entonces la salida es un nivel bajo. Ver figura 8
FIGURA 8
y V = 2 v. la + salida ser alta, en cambio si V = 2 v. y V = 4 v. la salida baja , internamente el voltaje aplicado a la entrada inversora (-) del comparador U1, es igual a las dos terceras partes (2/3) del voltaje de alimentacion Vcc, y el aplicado a la no inversora (+) de U2 a una tercera (1/3) parte del mismo. Los voltajes anteriores se llaman voltajes de referencia, la funcin de Ra Rb Rc es establecer estos voltajes de referencia. El voltaje externo aplicado a la entrada (+) de U1 es denominado voltaje umbral (TRH) y el aplicado a la entrada (-) de U2 voltaje de disparo ( trigger). La entrada no inversora (+) del comparador de umbral U1 es accesible externamente por el pin 6 (Treshold o TRH)y la entrada inversora (-) del comparador de disparo U2 por el pin 2 ( trigger o TRG) . El voltaje de referencia de ambos comparadores se puede variar mediante un voltaje externo en el pin5 ( control CNT) se usa para modular pulsos, es decir variar sus caractersticas de acuerdo a una seal de control, en condiciones normales se pone en el pin 5 un condensador de 0.01 uF y a tierra, la salida de U1 esta conectada internamente a la entrada R (reset) del flip-flop U3, y la salida del U2 a la entrada S (set) del mismo, la funcin de este circuito es memorizar un nivel alto o bajo de voltaje en la salida Q,
+ por ejemplo si V = 4 v.
dependiendo de las entradas R y S. La operacin del Flip- Flop ( ver figura 9) es simple: cuando se aplica momentneamente un alto a la entrada S y la entrada R esta en bajo la salida Q se hace alta. En cambio si se aplica un alto a R y S esta en bajo, la salida Q se hace baja. En el primer caso se dice que le flip flop estas SET es decir con un 1 en su salida, y en el segundo que esta RESET es decir con un 0. Cuando las entradas R y S se hacen bajan el estado de salida se mantiene es decir queda memorizado, cuando R y S se hacen altas, el estado de la salida Q es ambiguo. Es decir el F-F R-S mantiene un estado lo memoriza hasta que entre otra combinacin apropiada que lo fuerze a cambiar su estado . FIGURA 9 El pin 4 ( RESET o RST) hace baja la salida Q cuando recibe un nivel bajo sin importar el estado de las entradas R y S, en condiciones normales este pin se debe poner a un estado alto o fuente para operar correctamente , no se recomienda dejarlo al aire. La salida Q del F-F alimenta el buffer o amplificador de corriente U4 y la salida Q negada a la base del transistor Q1, la salida del buffer se conecta al pin de salida 3 del chip. El transistor Q1 se usa como un interruptor controlado digitalmente cuando la salida Q negada es alta , Q1 conduce esta ON o SATURADO se cierra el interruptor, cuando Q es baja deja de conducir es decir se abre esta OFF o en CORTE ,
EL 555 EN MODO ASTABLE .- Vemos la conexin en la siguiente figura, es generador de pulsos, se le llama reloj vea que el pin 6 TRH se conecta al pin 2 TRG, externamente R1 R2 C1 controla el voltaje de entrada a los comparadores, C1 se carga a travs de R1 y R2, con esto el voltaje en C1 es cero, y comienza a cargarse, el comparador de umbral aplica un nivel bajo a la entrada R del F-F y el de disparo un nivel alto a la entrada S, ante esto la salida Q (pin 3)del Chip se pone a nivel alto, al mismo tiempo la salida Q negada del F-F esta en nivel bajo y el transistor esta OFF , C1 se sigue cargando a travs de R1 y R2, sigue hasta que se acerca a los 2/3 del voltaje de fuente, al superar ligeramente este valor el comparador de umbral aplica un nivel alto a la entrada R del F-F y el de disparo un nivel bajo a la entrada S del mismo, como resultado la salida en el pin 3 se hace bajo, la salida q negada del F-F se hace alta y el transistor interno se satura conduciendo y C1 comienza a descargarse a travs de R2, se sigue descargando hasta que su voltaje en C1 es ligeramente menor a 1/3 del valor de fuente, el comparador aplica un alto a la entrada S del F-F y el de umbral un bajo a la entrada R y la salida del chip en el pin 3 se hace nuevamente un nivel alto, repitindose el ciclo anterior y tenemos en forma repetitiva un tren de pulsos continuo.
Tc es el tiempo de carga de C1 entre los valores de 1/3 (voltaje de disparo) a 2/3 de Vcc (voltaje umbral), tiene la siguiente frmula: El tiempo que demora C1 en descargarse desde 2/3 hasta 1/3 de Vcc se llama tiempo de descarga Td y se calcula con la siguiente frmula: El tiempo de descarga es siempre ms rpido que el de carga, porque solo depende de R2 y C1. La suma de los dos tiempos de carga y descarga define el periodo T con la siguiente formula El inverso del periodo T es la frecuencia ( c/s)
Y el ciclo til o duty cycle D se define asi
La patilla 5 "control" permite variar los niveles de comparacin a valores distintos de los fijados por el divisor de tensin, lo que aumenta la versatilidad del circuito. En caso de no utilizar esta posibilidad es recomendable utilizar un condensador (valor tpico : 0.01 u F) que aumenta la inmunidad al ruido y disminuye el rizado de las tensiones de comparacin. Caractersticas generales --Elevada estabilidad trmica: variacin del orden de 0.005 por 100C. --El 555 se alimenta entre +Vcc y masa.-- El margen de tensiones se sita entre 4.5 y 18V, lo compatible con tecnologa digital TTL, CMOS. -- Corriente de salida de hasta 200 mA tanto entregada como absorbida, lo que en muchos casos hace necesario el uso de circuitos exteriores para excitar a la carga. --Impedancia de salida baja. Zout = 10 ohms .--Es un componente de rpida respuesta que puede trabajar a frecuencias mayores de 500 kHz. Con tiempo de subida y bajada del orden de 100 ns, independientemente de la tensin de salida. Para que el circuito oscile es necesario que se se cumplan ciertos rangos para los valores de las resistencias y el condensador, los cuales se relacionan a continuacin. R1 > 1 k R2 < 6.6 M C>500 pF.
Los Pulsos de reloj.

En todo laboratorio de electrnica digital que se precie, debe disponer de un equipo generador de pulsos. No se puede realizar un trabajo metdico o un experimento con circuitos digitales, sin disponer de una referencia de tiempo precisa, dicha referencia de tiempo, forma la base para la circuitera digital secuencial. Un segundo es el incremento normal de tiempo usado por la ciencia y es fcilmente derivado de la lnea de red de CA domestica, la que alimenta al equipo. FIGURA 1 Un pulso, como el que se aprecia en la imagen anterior, est compuesto por una seal rectangular, la podemos definir como una tensin que parte de 0V sube hasta una tensin digamos de 5V, que se mantiene por un tiempo y de pronto cae a 0V de nuevo (no es muy cientfica la definicin, pero si explicita). La duracin de un pulso puede ser muy larga (incluso das) o muy corta (pico segundos o menos). En electrnica, cuando hablamos de trenes de pulsos, nos referimos a una serie de pulsos continuados por un intervalo de tiempo. Dos factores muy importantes en un tren de pulsos, por ser repetitivo, es la frecuencia de repeticin y su nivel. Con estos dos factores, se puede conocer su frecuencia. FIGURA 2 La Figura 2 de la izquierda, nos presenta una primera forma de onda de proporciones marcaespacio del 50:50 o como sabemos con un ciclo de trabajo del 50% que corresponde a lo que se llama una onda cuadrada. En la parte del medio esta proporcin aproximada es de 10:1 y por ltimo la proporcin es de 1:10 tambin aproximadamente. No obstante y a pesar del poco parecido, hay que notar que las tres formas de onda tienen la misma frecuencia, todos los pulsos empiezan en el mismo instante. En muchos circuitos digitales, nosotros necesitamos un tren continuo y regular de pulsos para controlar el momento adecuado de una secuencia y elegir entre varios circuitos. En algunos casos, necesitaremos dos trenes de pulso separados, uno inverso del otro, es decir uno que comience en 1 y otro que comienze al mismo instante pero en 0. En otros casos, podemos querer dos ondas cuadradas, trenes de pulso en cuadratura (desfasados 90). Con el LM555 se construye el multivibrador astable, la frecuencia de reloj y su ciclo de trabajo podrn ser cambiados, ajustando los valores del condensador y las resistencias externas. Hay una limitacin sin embargo a esto: la frecuencia en que opera slo es aproximada; no es muy exacta y est sujeto al envejecimiento de los componentes y a la dependencia del tiempo. Este no es un problema para muchas aplicaciones, pero si es un problema serio cuando, dos circuitos separados se comunican entre s, o cuando se requiere la exacta eleccin del momento adecuado. En casos as, necesitamos un reloj exacto cuya frecuencia sea conocida y estable. Muchos circuitos y equipos, sobre todo, si son alimentados por bateras, hacen uso de las caractersticas naturales de los cristales de cuarzo. Uno de estos circuitos, es un generador de pulsos. Bsicamente, se trata de utilizar un oscilador que genere una frecuencia, la cual dividiremos en diferente partes para finalmente lograr un pulso por segundo, de ah lo de pulsos de reloj. El modelo ms econmico, con una precisin del 0,02 %. Haremos uso de un sencillo circuito para derivar un par de seales complementarias de reloj, del bobinado secundario de su transformador de alimentacin, esto es conocido como reloj de lnea, porque se deriva de la lnea de tensin alterna (CA) domstica y opera a su frecuencia de lnea de 60 Hz. que es la usada en Comas city. La figura 3, muestra cmo extraer la seal de CLK y su inversa CLK, de la lnea de red, mediante esta forma de extraccin del
doble secundario, se mejora el retardo que se introducira si se empleara una puerta inversora a la salida de CLK, aunque, en algunas aplicaciones no se le de mucha importancia. As que, encontrar que este reloj de lnea, es bastante satisfactorio para practicas. FIGURA 3
DETECTORES DE FLANCO
Una necesidad en el diseo de sistemas digitales es disponer de un elemento que genere un pulso en respuesta al flanco de subida o flanco de bajada de una seal de entrada, estos elementos son los detectores de flanco o semi-monoestables y los multivibradores monoestables, la eleccin entre uno y otro depende del grado de precision que queremos, cuando el ancho de pulso no es muy critico usaremos los detectores de flanco, pero para alta precisin requieres el monoestable. Un detector de flanco es un circuito que genera un pulso de salida de muy corta duracin, en respuesta a uno de los flancos (de subida o bajada) de una seal de disparo aplicada a la entrada, FIGURA 4 En la figura 4 tenemos el inversor CMOS A, fuente Vcc = 9 v. considere al inicio Condensador C1 descargado, un nivel alto ser de 9v. un nivel bajo de 0v. el diagrama de temporizacin describe el comportamiento del voltaje en algunos puntos de inters y es muy usado en el anlisis y diseo de circuitos digitales, la seal de disparo para provocar el pulso es V1, el voltaje sobre R1 es V2, la seal de salida es V3, Describiremos paso a paso la secuencia de sucesos, inicialmente la seal de disparo esta en bajo y la salida del inversor A es alta, esto es porque sin disparo R1 conecta la entrada del inversor a tierra osea nivel bajo por tanto la salida del inversor es alta, cuando la seal de disparo realiza la transicin de bajo a alto (flanco de subida) el inversor recibe a travs de C1 un nivel alto de 9 v. y su salida se va a nivel bajo, una vez que la seal de disparo esta en alto , C1 comienza a cargarse y el voltaje sobre R1 (V2) empieza a descender, cuando este se aproxima casi a 4.5 v. (la mitad del voltaje de alimentacin) la entrada del inversor lo interpreta como un nivel bajo y hace nivel alto su salida, este proceso se repetir cada vez que llega una seal de disparo, como resultado la salida del inversor a permanecido en nivel bajo durante un periodo T al cabo del cual retorna a su estado normal (alto) osea se ha generado un pulso activo en bajo en respuesta a la presencia del flanco de subida de la seal de disparo aplicada a su entrada. FIGURA 5
El ancho de duracin en segundos del pulso T depende de R1, C1 y es T=0.77xR1xC1 la R1 en ohmios, el C en faradios y T sale en segundos El circuito de la figura 4 detecta el flanco positivo o de subida de la seal de disparo y entrega un pulso de salida activo en bajo, para obtener disparos por flancos negativos o de bajada la R1 debe conectarse al positivo de la fuente +Vcc. Como esta en la figura 5 en este caso el pulso de salida es activo en alto, En la teora se puede usar cualquier inversor pero en la practica los detectores de flanco mas eficaces son con compuertas Schmitt trigger. El la Figura 6 se ven las configuracin mas comunes de estos ltimos.
FIGURA 6
APLICACIONES FIGURA 7 a)INTERRUPTOR LIBRE DE REBOTES.- aqu el circuito responde a flancos de bajada y la seal de disparo la produce un pulsador Normalmente Abierto NA , el pulso de salida es activo en alto y tiene un retardo T de 20 ms. Aprox. b)GENERADOR DE PULSOS DE INICIO O RESET.- la mayora de circuitos digitales necesitan de un pulso de determinada longitud para inicializar todos los circuitos digitales temporizados en el momento de encender la fuente de alimentacin, si esto no se hace se tendr comportamientos no controlados del sistema digital, para esto usar un generador de pulsos reset, cada inversor da un puso de reset de encendido de 700 ms. De duracin. FIGURA 8 c)RETARDADOR SECUENCIAL DE PULSOS .-hay situaciones en donde el efecto de una seal de disparo no se manifieste instantneamente sino un tiempo despus, la solucin es el retardador
de pulsos , el primer detector produce el pulso T1 al terminar este pulso se produce el pulso T2, los anchos de T se disean segun valores de RC correspondientes. FIGURA 9
MONOESTABLES Y TEMPORIZADORES
Un multivibrador monoestable o one-shot lo mismo que un detector de flanco generan un pulso de salida de corta duracin, sin embargo los monoestables son circuitos especializados, precisos y verstiles. Un monoestable puede controlar el ancho de pulso exactamente y la seal de disparo no necesita estar por mas tiempo del necesario, los multivibradores se usan para eliminar ruido en seales digitales, estrechamiento o alargamiento de pulsos, temporizacin monitoreo de eventos, la duracin T de su pulso lo determina un circuito externo RC, si tiene un estado definido la salida se le llama monoestable, si la salida varia entre dos estados se le llama astable o reloj. Hay dos tipos de multivibradores monoestables los redisparables y los no redisparables, se diferencian en que el no redisparable genera el pulso de salida y durante ese tiempo que sale el pulso no atender ningn otro pulso de disparo, en cambio el redisparable acepta pulso de disparo y genera pulsos aun sin haber terminado el anterior. Tenemos ejemplos de monoestables FIGURA 10 FIGURA 11
FIGURA 12
CIRCUITOS INTEGRADOS MONOESTABLES TTL Se han desarrollado gran variedad y que adems de su funcin bsica la mayoria de estos dispositivos tienen funciones auxiliares como tener dos unidades en el mismo encapsulado, opcin de elegir redisparable o no redisparables, entradas de reset, entradas Schmitt-trigger, disparo por flancos de subida o bajada, salidas complementarias, etc. En todos los casos el ancho de pulso se programa por RC externos y son independientes del ancho del pulso de disparo, tenemos una tabla. El Circuito 74 LS 221 Este circuito integrado tiene dos monoestables no redisparables independientes, capsula de 16 pines, cada monoestable posee dos entradas de disparo A y B, dos salidas complementarias Q y Qnegado una entrada de RESET o CLEAR CLR, se puede disparar por flanco de subida o bajada, el ancho de pulso Tw, se programa con R y C externa, el valor de R debe estar entre 1.4 K ohms y 100 K ohms y el de C no debe ser superior a 1000 uF. La formula usada es Tw =0.693 R C . Tenemos la distribucin de pines , su tabla de funcin y diagrama interno de conexin. Una vez disparado el monoestable la salida Q se hace alta e ignora cualquier pulso de disparo aplicado durante ese tiempo, para aplicaciones de tiempos muy cortos usar condensadores de tantalio o de aluminio especial, si se quiere pulsos variables usar un potencimetro. FIGURA 13
El
circuito 74 LS 123
Contiene dos monoestables redisparables, la R debe estar entre 5 K a 50 K, C no tiene restriccin, pero no debe ser muy grande
FIGURA 14 b5
Su frmula para dar el ancho de pulso deseado es: TW=0.37 R C Si dentro de este tiempo el Ci se dispara de nuevo el pulso de salida que est saliendo se cancela y se inicia un nuevo pulso de salida, no se puede reemplazar un CI disparable por otro redisparable, tienen comportamientos diferentes. FIGURA 15
El CI 4528B Es otro monoestable, (ver figura 16)internamente tiene dos monoestables redisparables, cada uno tiene dos entradas de disparo A y B con una entrada de borrado CLEAR y dos salidas complementarias Q y Q negado, el disparo puede ser por flanco de subida o bajada, para dispararlo por flanco de subida (ver figura 17 A) la entrada B debe estar en alto, y la seal de disparo debe aplicarse a la entrada A, la entrada CLEAR debe estar a nivel alto, un nivel bajo en CLEAR inhibe o ya no sale el disparo y hace bajo la salida Q, el ancho del pulso de salida TW lo determina los valores R y C con la formula TW= K R C como regla general K debe ser mayor a 5 K pero menor a 1M y con condensadores mayores a 0.001 uF se puede asumir K = 0.5
FIGURA 16
FIGURA 17
TEMPORIZADOR DE INTERVALO LARGO EL CI XR-2240 Es un temporizador programable de 16 pines da tiempos precisos de desde microsegundos hasta varias horas, opera de 4v a 15 v. En la figura 18 vemos como usarlo, las salidas son desde 1T hsata 128 T, estn conectadas a fuente a travs de un interruptor individual y a una resistencia RL comn, RT y CT establecen el periodo de oscilacin interno, la salida general Q se obtiene del punto comn de unin de todas las salidas a esta conexin se le llama AND alambrada y solo es posible con salidas en open collector, C1 es un filtro para ruido, C2 opcional pero se usara cuando CT es menor a 0.1 uF y la fuente es superior a 7v. la temporizacin se inicia al apretar S9 entra un pulso positivo al trigger pin 11, al hacer esto todas las salidas se hacen nivel bajo, la formula de programacin es: TkT = k T = k RT CT K es un valor segun cada salida, T = RT CT es el period de oscilacion, para la salida 1T K=1 para 2T es K=2 y asi, RT debe estar entre 1 K y 10 M, CT de 0.01 uF a 1000 uF. FIGURA 18
Si todas las salidas estn conectadas el mximo periodo de temporizacin posible ser con la formula:
Si RT= 100K CT = 100 uF Tmax=255x100x10 x100x10 Tmax=2550 seg.

3
-6
CIRCUITOS SECUENCIALES
Son configuraciones lgicas de compuertas dotadas de memorias, el estado de la salida depende de las combinaciones de sus entradas y de estados anteriores en el tiempo, la clula bsica del circuito secuencial se llama FLIP-FLOP, el dispositivo ms simple es el latch o flip-flop R-S (reset-set) el circuito puede almacenar un bit, sea un 0 o un 1 lgico, se dice que el lacth est en estado SET si su salida Q esta en nivel alto, y en estado RESET si su salida est en estado bajo, y as permanece hasta que otros estados de entrada varen las salidas,
sea ha memorizado un dato esta informacin permanecer solo si esta con alimentacin , las salidas Q y Q negado son siempre complementarias es decir opuestas, los LACTH se implementan con compuertas NAND, NOR y NOT, las computadoras tienen miles de millones de Flip-Flops para guardar y procesar informacin, el termino biestable es porque tienen dos estados Q y Q negado, hay biestables sincrnicos y
asincrnicos, los sincrnicos usan un reloj que sincroniza el cambio de sus estados, la lgica sincrnica es la ms usada porque impone un proceso ordenado y transfiere informacin bajo el control de un reloj, la mayora responde a los flancos de subida o bajada de la seal del reloj , los Flip-Flop son los bloques constructivos bsicos de las memorias, microprocesadores, registros, contadores.
El latch con NAND
FIGURA 19
Este FF tiene un estado ambiguo y sucede cuando sus dos entradas R y S son 0s ah no se comporta como un F-F. Al aplicar un nivel bajo a la entrara SET la salida se pone en Q se hace alta, y la Q negada es baja, por tanto memorizo un 1 logico. Al aplicar un nivel bajo a la entrada RESET la salida Q se hace baja y la Q negada se hace alta, por tanto se memorizo un cero 0, al aplicar a ambas entradas un nivel alto 1, la salida q no cambia permitiendo mantener la informacin que ya se tenia guardada, en la figura 19 su tabal carcateristica y un diagrama de tiempo, Q0 es el estado presente, Q+ es el estado siguiente que sucede despus de poner las entradas R y S al valor de la tabla, el * indica un avlor ambiguo no definido y debe de evitarse.
El latch con NOR
FIGURA 20
El mas simple es el F-F R-S asincrnico ya visto y poco usado pero es la base para construir los dems, en la figura 21 tenemos su smbolo y versin con las dos compuertas.
FIGURA 21
Una de las aplicaciones de los LACTH es como sistema de antirrebote de los interruptores mecanicos. Los Flip-Flop asincrnicos tienen muchos problemas por eso se usan mas los Flip- Flop sincronicos. FIGURA 22
Los Flip-Flop sincrnicos ms comunes son el R-S ( RESET- SET) , el M-S (Master-Eslave), el T (Toggle), el D (data o delay) y el JK. En la Figura 22 tenemos el smbolo del F sincrnico representativo, posee una entrada de reloj CLK una entrada de datos D, dos salidas complementarias Q y Q negado , dos entradas asincrnicas PRESET y CLEAR que son independientes del reloj y se usan para inicializar las salidas Q y Qnegada en estados opuestos determinados, especficamente la entrada PRESET inicializa la salida Q en 1, y la entrada CLEAR la inicializa en cero 0 , el estado de la entrada D ( 0 o 1) se transfiere a la salida Q cuando se aplica un pulso a la entrada de reloj, dependiendo del diseo estas dos lneas PRESET y CLEAR pueden ser activas en alto o en bajo y el disparo puede efectuarse por nivel o por flancos. La mayora de Flip-Flops sincronicos se disean para responder a uno de los flancos de la seal del reloj, es decir los cambios estado a la salida del F-F ocurre despus que este flanco haya entrado por el reloj.
EL FLIP-FLOP MASTER SLAVE (M/S) es una version mejorada del F-F R-S sincronico, operan y almacena informacin durante uno de los flancos del reloj y mantienen la informacin durante los periodos estables, este F-F tiene conectado dos F-F R-S en cascada , el primero FF1 es el Maestro y el FF2 es el esclavo, LA Figura 23 muestra un F-F M/S disparado por flancos de bajada.
FIGURA 23
Figura 24 A
FLIP- FLOP TIPO T DIVISORES DE FRECUENCIA El Flip-Flop tipo T ( del ingles toggle) que significa ondulante, cambia su salida cada vez que recibe un pulso de reloj CLK como se ve en la FIGURA 24 B, la frecuencia de la seal de salida es la mitad de la frecuencia de entrada del reloj, esto es muy til para usarlo en contadores y divisores de frecuencia, en la figura 24 A se tiene un F-F R-S convertido a F-F T al cruzar sus entradas S y R a las salidas Q y Q negada, en el F-F tipo T no hay estados prohibidos. FIGURA 24 B
En la figura 24 B observe que las salidas Q cambian de estado cuando el reloj realiza una transicin negativa es decir paso de alto a bajo, es decir la frecuencia de salida es la mitad de la frecuencia de entrada, se pueden conectar varios Flip-Flop T en cascada y se obtienen divisores de frecuencia de varias etapas divisoras, en la figura 25 se tiene un circuito divisor por 2,4,8 usa tres F-F T , donde la salida de cafa F-F T actua como reloj para el siguiente F-F. FIGURA 25 En la figura 26 tenemos varios diagramas funcionales de CI con F-F T divisores de frecuencia, todos responden a flancos de bajada, el 4020B es de 14 etapas, el 4024B es de 7 etapas, el 4040B es de 12 etapas, un alto en la lnea de RESET hace baja todas las salidas.
FIGURA 26
El FLIP-FLOP FIGURA 27
TIPO
Su nombre deriva del ingles DATOS, el dato presente en la entrada D se transfiere a la salida Q cuando se activa la seal de reloj, Ver figura 27, muy usado en memorias, registro de datos y de desplazamiento, no tiene estados prohibidos, en la figura 28 se ve los cuatro modos de disparo del F-F D , y en la figura 29 la configuracin del tipo D como tipo T
FIGURA 28
FIGURA 29 Tenemos la configuracin del 7474 tiene dos F-F D con PRESET y CLEAR activas en bajo, las salidas q estn sincronizadas con el flanco positivo del reloj CLK. Otros son el 4013B tiene 2 FF D con PRESET(SET) y CLEAR (RESET) activas en alto los
cambios se dan en el flanco positivo del reloj. 74 173 tiene 4 F-F D tristate con CLEAR lnea comun de reloj, dos lneas de habilitacin. El 175 es igual al anterior, el 74174 tiene 6 F-F con clear, lnea comn de reloj. El 74 273 tiene 8 F-F D con clear , lnea comn de reloj. Otro el 74374 con 8 F F D triestate, reloj comn. EL FLIP-FLOP TIPO J K FIGURA 30
El 74 D
En la
figura 30 vemos el smbolo de un F-F JK sincronico con dos lneas de entrada de datos ( J y K) una entrada de reloj CLK ,dos entradas asincrnicas PRESET y CLEAR , dos salidas complementarias Q y Qnegada, las entradas J y K se pueden manipular para producir cualquier condicin de salida predecible, Un F-F J-K puede operar tambin como uno T o D y es el mas usado.
En la figura 31 se muestra el circuito equivalente del F-F JK que se obtiene a partir de un F F R-S M/S acoplando con compuertas A y B, las entradas libres de la compuerta se convierten en las lneas de datos J y K. FIGURA 31
El F F JK puede ser operado del modo sincronico o asincrnico , en la tabla mostrada en la figura 32 se resume la operacin en el modo asincrnico se supone que la entrada del reloj esta inactiva, las entradas
PRESET y CLEAR pueden ser activas en alto o en bajo, por lo general en CMOS son activas en alto y en TTL son en bajo.
FIGURA 32
En la tabla de la figura 33 se resume en el modo sincronico, las entradas PRESET y CLEAR deben estar inactivas, puede estar sincronizado por flancos de subida o de bajada del reloj.
FIGURA 33
FIGURA 34 FIGURA 35
En la figura 34 tenemos la operacin del F F J-K en modo sincronico, en este caso se supone que responde a flancos de bajada del reloj y las entradas PRESET y CLEAR estn inactivas, este F F J K puede adaptarse para operar como tipo T ( Ver figura 35) o tipo D ( ver figura 36), en la figura 35 se diagrama como obtener un F F tipo T a partir de un F F - J K , donde las entradas J K se ponen a nivel alto manteniendo las entradas PRESET y CLEAR inactivas , osea conectadas a fuente, el estado de la salida q cambia cada vez que la seal de reloj CLK realiza una transicin de alto a bajo, este circuito de la figura 35 es en si un divisor de frecuencia entre dos y conectando cadena de divisores se tiene mayor divisin de la frecuencia.
FIGURA 36
En la figura 36 se usa un inversor para convertir el J K en tipo D, y las entradas PRESET y CLEAR deben estar inactivas, y la salida Q adopta el estado de la entrada J cada vez que la seal de reloj realiza una transicin de bajo a alto.
FIGURA 37
En la Figura 37 tenemos el CI 7473 tiene dos F-F J-K con CLEAR y salidas complementarias, el clear es activa a nivel bajo, y transfiere informacin en los flancos de bajada del reloj CLK.
FIGURA 38 FIGURA 39 En la figura 38 el CI 7476 tiene tambin dos F F J-K pero cada uno tiene PRESET y CLEAR activas en nivel bajo, usan el flanco de bajada del reloj para transferir datos. En la figura 39 el CI 4095B tiene un F F J-K gatillado con PRESET(SET) y CLEAR(RESET) activas en nivel alto, usan el flanco de subida del reloj para transferir datos. FIGURA 40
N Conectando N flip-flop T en cascada se obtiene una divisin de 2 la frecuencia de entrada en la figura 41 vemos este caso se logra salidas F/2, F/4, F/8 y F/16 , siendo F la frecuencia de entrada, se dice que los ultimos F F son asincrnicos, porque el reloj solo llega al primero de los F F, el reloj se acopla de una salida a otro reloj siguiente y asi, como se ve cada F F se convierte en un toggle T , donde las entradas J K estn en nivel alto permanente, y el reloj responde a los flancos de bajada o transicion negativa su diagrama de tiempo tambin se muestra.
FIGURA 41
La conexin de F F en cascada permite generar divisores de frecuencia y/o contadores de eventos, debido a que la seal maestra de reloj no activa al mismo tiempo todas las entradas del reloj de los FF si no solo al FF asociado al bit menos significativo se dice que estos dispositivos estn acoplados asincrnicamente o conectados en rizado, la figura 42
FIGURA 42
Su aplicacin la vemos en este grafico de la figura 43 donde hay un sistema de control para una banda transportadora de cajas, donde por cada 8 cajas se debe abrir una compuerta que dirija la octava caja hacia un area de control de calidad. FIGURA 43 El
detector de objetos usa un sensor fotoelctrico LDR, cada vez que la caja interrumpe la luz el detector emite un pulso, los cuales van a un contador, el contador usa 3 F-F JK conectados en T, porque con tres 3 tenemos 2 =8 eventos a contar desde 000 a 111, al pasar la primera caja la cuenta que estaba en 000 pasa a 001, y asi hasta la octava 111, cuando pasa la octava caja el 111 pasa a 000 al llegar al 000 ser activa la compuerta OR y enciende el transistor activando el relay por tanto la caja novena esta justo cuando se
activa el relay y se separa de la banda, C1 R5 D2, dan un pulso momentneo de clear para inicializar en 000 los FF al conectar la fuente de alimentacion. REGISTROS DE ALMACENAMIENTO Un registro es un grupo de flip-flops usados para memorizar datos temporalmente, bsicamente existen dos tipos de registros: los registros de almacenamiento (storage registers) y los registros de desplazamiento (shift registers), generalmente se configuran usando F F tipo D. Los registrosse usan en contadores , dispositivos que almacena datos, generadores de patrones, de secuencias, microprocesadores, los de almacenamiento son utiles para interceptar datos provenientes de alguna fuente retenerlos por un tiempo para algn proceso como muestreo digital, retener cdigos, conversiones de serie a paralelo, etc. Un registro de almacenamiento es un grupo de FF capaz de almacenar un cdigo o palabra binaria de determinada longitud, la longitud es el numero de bits, como 4, 8, 16, 32 bits, integrados de almacenamiento son: 4042B (4 bits), el 40174B (6 bits), el 74LS75 (4 bits), el 74C174 (6 bits), el 74373 (8 bits), la mayora posee una lnea de borrado o clear CLR que pone a cero los FF internos, REGISTROS DIRECCIONALES Hay registros que reciben la informacin en serie (bit por bit) y la entregan en paralelo, estos se llaman registros direccionales, en la figura 43 se ve el diagrama en bloques de un registro direccionable de 8 bits, tiene una sola entrada de datos D, 8 salidas (Q0 a Q7) tres lneas de control o direccionamiento (A2A1A0) una lnea de habilitacin E negado una lnea de borrado CLR, los bits de recibidos se almacenan en las ocho salidas, esta salida es seleccionada por un cdigo de tres bits aplicados a las entradas de control A2A1A0, la transferencia de informacin se realiza aplicando un nivel bajo a la lnea de habilitacin E negado y manteniendo inactiva (nivel bajo) la lnea de borrado. FIGURA 45 REGISTROS DE ALMACENAMIENTO INTEGRADOS FIGURA 46 Tenemos 74LS75 ver figura 46 puede usarse como dos registros de dos bits o como uno solo de 4 bits, esto se logra conectando entre si las lneas de habilitacin E0-1(pin13) y E2-3(pin 4), la lnea E0-1 controla los dos primeros FF y la lnea E2-3 los otros dos, los datos se transfieren de la entrada a la salida cuando cuando la habilitacin E es alta y queda almacenada cuando la lnea es baja , en las salidas aparece la informacin invertida en nivel .
Tenemos un cuadro con varios integrados ver figura 47
El CI74LS374 es un registro de 8 bits, con salidas triestate , son disparables por flanco de subida, cuando la lnea de habilitacin OE (Output Enable) negada es alta todas las salidas adoptan el estado de alta impedancia, pero si esta lnea es baja el CI trabaja como registro de 8 datos. FIGURA 48
REGISTROS DE DESPLAZAMIENTO (shift registers)

Es una cadena de F F Master Slave M/S interconectados de tal modo que la informacin almacenada en ellos
experimenta un corrimiento hacia la izquierda o hacia la derecha con cada pulso de reloj, en la figura 49 se muestra el ciruito lgico de un registro de desplazamiento de 5 etapas, tiene una entrada serie D1 , una salida serie Q5, cinco salidas en paralelo (Q1-Q5) una entrada de RESET y una entrada de desplazamiento (shift), esta ultima se obtiene conectando entre si las entradas de reloj CLK en todos los F F , la lnea D1 recibe la informacin de entrada, la salida Q de cada F F actua como entrada de datos del F F siguiente, los datos se desplazan de izquierda a derecha con cada pulso de reloj, cuando ocurre el primer pulso el dato situado en la entrada D1 se transfiere a la salida Q1, el dato previa de la salida Q1 se transfiere a la salida Q2, el de la salida Q2 a la salida Q3, y asi sucesivamente. FIGURA 49 TIPOS DE REGISTROS DE DESPLAZAMIENTO Se clasifican segn la forma como entra y sale informacin hacia o desde el mismo, son cuatro SISO, SIPO, PISO, PIPO, por sus siglas en ingles. REGISTROS SISO (Serial In /Serial Out) ver figura 50 la informacin entra en serie y sale en serie, no se tiene acceso a las salidas individuales de cada etapa en la figura 50 vemos un circuito lgico de cuatro etapas , cada pulso de reloj desplaza el dato de entrada una posiciona la derecha, la lnea SET carga todas son 1s y la lnea CLEAR las carga con 0s. Es un registro de los mas usados se puede usar como memoria secuencial o de retardo, el primer bit en entrar es el primero en salir. FIGURA 50 FIGURA 51
REGISTROS SIPO (Serial In /Parallel Out) tiene la misma estructura que un SISO pero las salidas son accesibles externamente, ver figura 51 donde esta uno de cuatro etapas, este registro es mas flexible que el SISO porque su contenido siempre esta disponible, si por ejemplo se introduce una palabra de 8 bits bit por bit a este registro , al cabo de 8 pulsos de reloj esta palabra estar disponible en las lneas de salida. REGISTROS PISO (Parallel In / Serial Out)Se carga en paralelo la informacin y la desplaza en serie con cada pulso de reloj, en la figura 52 se muestra un PISO de cuatro etapas ,el dato a cargar es P1P2P3P4, la carga se habilita aplicando un 1 a la lnea LOAD.
REGISTROS PIPO (Parallel In / Parallel Out) Es especie de registro universal, puede operar registro convencional o como registro de desplazamiento SISO SIPO o PISO, la figura 53 muestra un registro PIPO de 4 etapas. Observe se parece a un registro PISO pero las salidas cada etapa son accesibles.
una como
que de
FIGURA 52 FIGURA 53
CI que contienen Registros
REGISTROS BIDIRECCIONALES
Los registros vistos hasta ahora son unidireccionales pues desplazan la informacin en un solo sentido con cada pulso de reloj, tambin los hay registros bidireccionales los cuales aceptan informacin de entrada en un orden determinado y la suministran en ese mismo orden o en el opuesto. FIGURA 54
REGISTROS UNIVERSALES
Es bsicamente un registro PIPO con caractersticas especiales como entrada y salida de datos en serie, desplazamiento en ambas direcciones, borrado o clear maestro, inhibicin de reloj (hold) como el 74194. VER FIGURA 54 En la figura 54 se muestra el bloque de un registro universal de 4 bits. En la figura 55 tenemos un registro universal bidireccional de 4 bits de entrada con cuatro entradas de cargas en paralelo D0D1D2D3, cuatro salidas de datos Q0Q1Q2Q3 dos entradas serie DSR y DSL una entrada de borrado MR y dos entradas de control de modo de operacin S1 S0.
LOS CONTADORES DIGITALES Un contador (counter en ingls) es un circuito secuencial construido a partir de biestables y puertas lgicas capaz de realizar el conteo de los impulsos que recibe en su entrada, almacenar datos o actuar como divisor de frecuencia. Habitualmente, el conteo se realiza en un cdigo binario, que con frecuencia ser el binario natural o en el BCD. Dependiendo de la aplicacin los contadores se pueden usar para medir frecuencias, tiempo, temperatura, velocidad. Etc. Los contadores se usan tambin para secuenciar eventos, dividir frecuencias, almacenar datos, manipular nmeros, direccionar dispositivos, como multiplexores, demultiplexores, registros, memorias. Clasificacin de los contadores.- Segn la forma en que cambian, son contadores sncronos (todos cambian a la vez, con una seal de reloj comn) o asncronos (el reloj no es comn y cambian uno tras otro). Segn el sentido de la cuenta, son ascendentes, descendentes y UP-DOWN (ascendentes o descendentes segn la seal de control). Segn la cantidad de nmeros que pueden contar, se puede n hablar de contadores binarios de n bits (cuentan todos los nmeros posibles de n bits, desde 0 hasta 2 1), contadores BCD (cuentan del 0 al 9) y contadores Mdulo N. El nmero mximo de estados por los que n pasa un contador se denomina mdulo del contador. Este nmero viene determinado por la expresin 2 donde n indica el nmero de bits del contador. Ejemplo, un contador de mdulo 4 pasa por 4 estados, y n contara del 0 al 3. Si necesitamos un contador con un mdulo distinto de 2 , lo que haremos es aadir un circuito combinacional. Un contador MOD N es un contador que realiza una secuencia a travs de N 8 estados diferentes, por ejemplo un contador binario de 8 etapas puede contar hasta 2 = 256 pulsos osea 256 estados diferentes desde el 00000000 el cero (0) hasta el 11111111 (255) por tanto es un contador MOD 256 . Segn la cuenta en otros cdigos tenemos los contadores de anillos o Jhonson que son registros de desplazamiento recirculantes . Los contadores pueden tener entradas de control para regresar la cuenta a 0's, iniciar la cuenta en cualquier valor deseado, o para indicar los momentos en los cuales el contador trabajara. Estos terminales son los habilitadores, o ENABLE. Debido a que los contadores almacenan la cuenta acumulada hasta que llegue el prximo pulso clock, ellos pueden ser considerados STORAGE REGISTERS. Un contador es bsicamente una cadena de Flip-Flops conectados de tal modo que una salida de un F-F maneja la entrada del siguiente F-F produciendo cambios de estado en una secuencia determinada cada vez que se aplica un pulso a la entrada del circuito, sus tipos de conexiones determinan las caractersticas del contador. En la figura 1 vemos un esquema en bloques y su diagrama de temporizacion, en la figura 2 vemos su circuito lgico y la secuencia de conteo, es un contador binario de cuatro etapas realizado en 4 flip-flops JK disparables por flanco de bajada, este modo de disparo es tpico de los TTL, los CMOS usan flancos de subida. FIGURA 1
Cada flip-flop opera en el modo toggle, con las entradas JK a nivel alto, los pulsos de reloj se aplican a la entrada del primer reloj, la salida Q de primer F-F se aplica a l reloj del siguiente F-F, cada vez que la entrada del reloj de un F-F pasa de nivel alto a bajo, su salida cambia de estado, las lneas PR(PRESET) y CLR(CLEAR) son de control y se usan para inicializar las salidas del contador en 0000 y en 1111 respectivamente. En el esquema primero se aplica un nivel bajo el CLR para borrar el contador, pero despus de esto estas lneas deben estar en nivel alto para funcionamiento normal, por tanto ante del primer pulso de reloj la cuenta esta en DCBA=0000. FIGURA 2
Cuando ocurre el primer pulso del Reloj el F-F 1 cambia de estado la salida A pasa de 0 a 1 y la cuenta binaria de salida es DCBA = 0001, al ocurrir otro pulso en el reloj la salida A pasa de 1 a 0, y el F-F 2 cambia de estado y la salida B pasa de 0 a 1 dando la cuenta DCBA = 0010 y asi sucesivamente con los dems F-F hasta llegar a la cuenta DCBA = 1111, donde al ocurrir el siguiente pulso la cuenta retorna a 0000, en otras palabras se produjo un pulso en A por cada dos pulsos de reloj, un pulso en B por cada cuatro pulsos de reloj, un pulso en C por cada ocho pulsos de reloj, y un pulso en D por cada diez y seis pulsos del reloj , se comporta como un divisor de frecuencia, si la frecuencia del reloj es F, la salida A es F/2, salida B es F/4, salida C es F/8 y la salida D es F/16. Debido a que cada F-F afecta al siguiente y se propaga como una cadena de eventos se le llama contador asincrnico o serie, pero cuando todas las etapas son disparadas por un reloj comn se llama sincronico, el tiempo en que demora esto se llama retardo de propagacin y puede ser como 100 ns. Durante este tiempo el estado de las salidas es invalido y se generan pulsos estrechos, espureos llamados glitches de 20 a 30 ns. De ancho que pueden llegar a ser molestos, por eso los
contadores sincronicos son mas adecuados por estar libres de retardos, el circuito anterior adems de ser
un contador asincrnico o de rizado (ripple) tambin es un contador hexadecimal y un contador de modulo 16 ( MOD 16). Se llama hexadecimal porque sigue la cuenta hexadecimal y por tener 16 estados diferentes, si N=3 es un contador MOD 8. Si N=14 es un contador MOD 16384. El MOD de un contador se incrementa agregando mas F-F , conectando varios modulos en cascada y el contador resultante es el producto de los modulos individuales, por ejemplo conecto el contador MOD 8 con el MOD 16 el contador resultante es MOD 128 (=8x16) el cual tiene 128 estados diferentes y da conteos de siete bits desde el 0000000 ( el 0) hasta el 1111111 ( el 127). Es posible alterar la secuencia de conteo con la adicion de compuertas exteriores, por ejemplo la figura 3 tiene un contador MOD 16 convertido a un contador BCD de MOD 10 es decir la cuenta es de 0000 (el 0) a 1001 ( el 9), tambin al de la figura 3 se le llama contador ponderado, la salida de cada F-F tiene asignado 3 un peso o valor dependiendo de su posicin en la cadena, la salida D tiene un peso 2 = 8, la salida C 2 1 0 tiene un peso 2 = 4, la salida B tiene un peso 2 = 2, la salida A tiene un peso 2 =1, la posicin D corresponde al bit mas significativo MSB de la cuenta, y la de A el menos significativo LSB. El numero m de pulsos se obtiene convirtiendo la cuenta binaria a decimal, por ejemplo DCBA = 1101 equivale a 13 decimal. Osea 13 pulsos han pasado desde que se inicio en la cuenta 0000 FIGURA 3 El esquema de la figura 2 es tambin un contador ascendente UP porque sus salidas se incrementan de uno en uno por cada pulso de reloj, tambin hay contadores descendentes DOWN, y los contadores de ambas clase UP/DOWN, los contadores descendentes cuentan en orden inverso osea al llegar a su valor minimo 0000 sigue al valor 1111y continua descendiendo, en los contadores UP/DOWN la direccin de conteo se decide usando la lnea de control del integrado U/D ousando dos entradas de reloj por separado, en la figura 4 se tiene la tabla de verdad , el circuito lgico, y el diagrama de temporizacin de un contador binario asincrnico ascendente de cuatro etapas, vea que se usan las salidas q negadas para dar reloj a las siguientes etapas, la lnea de control PRE inicializa el estado DCBA = 1111 cuando recibe un nivel bajo, todos los F-F responden a los flancos de subida, tambin se le llama contador lineal, tambin hay contadores realimentados donde el estado de un FF depende del estado del FF precedente como de los que les anteceden en la cadena. FIGURA 4
Existen gran variedad de TTL y CMOS con contadores tenemos la siguiente tabla
7490A Dcadas, divisor por 12 y contador binario BCD hasta 10 (de 0 9) 7492A Dcadas, divisor por 12 y contador binario hasta 12 ( de 0 11) 7493A Dcadas, divisor por 12 y contador binario hasta 16 ( de 0 15) 74190 Contador sincrnico Up/Down, BCD, programable ( de 0 9) 74191 Contador binario de 4 bits, sincrnico, Up/Down 74192 Contador sincrnico Up/Down BCD, programable (de 0 9) 74193 Contador sincrnico de 4 bits binarios, programable, Up/Down FIGURA 5 El 74LS93 es un contador binario de cuatro etapas, cada etapa tiene F-F JK M/S conectados como toggle y disparables por flancos de bajada, tiene cuatro salidas QD QC QB QA , dos entradas de reloj A y B. Dos entradas de RESET R01 , R02 si estos reseteos se ponen a nivel alto las salidas son ceros y no cuenta, cuando cualquiera de ellas o ambas se ponen a nivel bajo el contador cuenta. Ver Figura 5 donde esta la distribucin de pines, en la figura 6 esta su tabla de funcin para reseteo y cuenta normal FIGURA 6
FIGURA 7
En la figura 7 se ve su tabla de conteo mximo, en este caso es hasta el estado diez y seis. FIGURA 8 Internamente este contador (Ver figura 8) tiene dos bloques, el primer bloque es de MOD-2 o divisor por 2, el segundo bloque es contador MOD 8 o divisor por 8, unindolos tenemos un contador MOD 16 (8x2) o divisor por 16, en este caso la seal de reloj se aplica por el pin 14 (A).
El circuito cuenta ciclicamente desde 0000 (0 decimal) a 1111 (15 decimal), conectando adecuadamente las entradas R0(1) y R(0)2 a las salidas Qa QB QC QD se pueden obtener otros modulos de conteo, como vemos en la figura 9 A y 9 B. Por ejemplo conectando R0(1) a QB, y R0(2) con QD el circuito funciona como un contador BCD o modulo 10 Es decir cuenta cclicamente desde 0000(0) a 1001(9). Este contador puede trabajar hasta con un reloj de 42 MHz. Su tiempo de propagacin es 70 ns. Es decir los datos demoran en aparecer a su salida 42 ns. (retraso) FIGURA 9 A
FIGURA 9 B CONTADORES BINARIOS SINCRONICOS La desventaja de los asincrnicos como su velocidad, retraso, glitches, se eliminan con los contadores sincrnicos , donde todos los contadores se manejan por una lnea maestra de reloj y todas las salidas cambian en el mismo momento, no hay efectos de propagacin, en la figura 10 tenemos un contador sincrnico binario de cuatro etapas construido con FF JK M/S vea dos compuertas AND G1 y G2, la compuerta G1 garantiza que el FF3 cambie de estado solo cuando la salida QA y QB sean altas, del mismo modo G2garantiza que el FF 4cambie solo cuando QA QB QC sean altas, en general los contadores sincrnicos son mas rpidos, ms costosos, ms complejos y consumen ms potencia, que los sincrnicos pero los sincrnicos son la mejor eleccin a altas frecuencias. FIGURA 10
El contador binario sincronico mostrado en la figura 11 es ascendente, el cual se puede implementar controlando las entradas J y K con las salidas complementarias. FIGURA 11
En la siguiente tabla se ve contadores sincronicos
CONTADORES BCD En muchas ocasiones es necesario tener una presentacin decimal, para esto se han desarrollado cdigos binarios especiales que facilitan la comunicacin hombre-maquina el mas popular es el cdigo BCD (BinaryCoded-decimal = decimal codificado en binario) es un cdigo donde los digitos decimales del 0 al 9 se representan en patrones de 4 bits, realmente son contadores de cuatro bits donde la secuencia natural de conteo se ha alterado con compuertas para dar solo diez estados desde el 000 (es el 0) al 1001 ( es el nueve) cuando la cuenta llega a nueve retornara a cero en el siguiente pulso osea son de MOD 10, los hay sincronicos y asincrnicos, ascendentes , descendente, lineales, realimentados, etc. En la figura 12 tenemos un contador BCD asincrnico usando FF JK disparables por flanco de bajada, vea que los tres primeros FF estn en cascada.
Pero el ultimo FF tiene su entrada de reloj conectada a la salida Q del primero, note tambin que la seal que controla la entrada J del FF4 la suministra una compuerta NAND la cual monitorea las salidas de los FF2 y FF3 , observe tambin que la salida negada Q del FF4 se realimenta a la entrada J del FF2, todo da como resultado que el circuito tenga diez estados en lugar de 16 de un contador binario, como ve en el diagrama de temporizacin el circuito cuenta desde 0000 a 1001 siguiendo la cuenta normal, al recibir el decimo pulso se recicla a cero y repite la secuencia. FIGURA 12
Para conteos superiores a un digito se usan contadores BCD en cascada, el primer contador sea al primero que le llega el reloj llevara la cuenta hasta 9, el segundo a 99 sea decenas, el tercero a 999 sea centenas y as sucesivamente. Para leer el contenido de la cuenta de tres dgitos por ejemplo tenemos las salidas de centenas decenas y unidades as 0111 0001 1001 esto es en cdigo BCD convertido a decimal es 715 pulsos desde el inicio del conteo. Tambin se tiene contadores BCD integrados, como en la siguiente tabla.
Tenemos en las siguiente figuras contadores BCD en sus diagramas funcionales
FIGURAS 13
CONTADOR CON SALIDAS BCD MULTIPLEXADAS
FIGURA 14 El 4553B es un contador BCD de tres dcadas que incorpora en una misma capsula toda la circuitera para dar conteo de pulsos desde 000 hasta 999 , la figura 14 muestra los pines y sus funciones, tiene tres contadores en cascada cada uno con un registro de almacenamiento de 4 bits, la salida de los tres
registros van a un bloque selector de datos direccionado por un contador binario de MOD 3, tambin tiene una compuerta de habilitacin, un decodificador y un oscilador. La entrada de Reloj es por pin 12, el conteo se habilita con un nivel bajo en DIS disable pin 11, la informacin se transfiere a los registros cuando lacth enable LE es alta y la lnea de sobre flujo OF es alta cuando la cuenta supera el 999, los datos se transfieren segn la velocidad del oscilador interno, la frecuencia del oscilador lo controla un condensador externo entre los pines C1A y C1B, pines 4 y 3. Si la frecuencia del oscilador es 1.2 KHz. Cada uno de estos dgitos ser presentado como 400 veces por segundo que es suficiente para iluminar un display de tres dgitos y ver todos los nmeros presentes, esto se llama multiplexado por divisin en el tiempo, un nivel alto en reset MR pin 13 inicializa los contadores en 0s, inhibe el oscilador y el contador internos y hace baja las salidas DCBA, si la lnea LE est a nivel alto tambin borra el contenido de los registros, la mxima frecuencia de conteo depende de la alimentacin, es Con 5v es 1.5 MHz 5 MHz. con 10 v. 7 MHz. con 15 v. Cuando aparece estos cdigos a la salida del contador, el decodificador lo convierte a una representacin a siete segmentos para un display, los transistores determinan que display se prendera en cada instante FIGURA 15 Desde sus orgenes , la tec
MEMORIAS
Los sistemas requieren del almacenamiento temporal o permanente de los estados lgicos. Las Memorias son dispositivos electrnicos que retienen datos durante algn intervalo de tiempo, est constituida de semiconductores y circuitos, se almacenan en un conjunto de casilleros numerados. Las memoria estn conformados por un conjunto de cerrojos o condensadores agrupados de tal forma que almacenan varias palabras binarias de n bits. Cada una de ellas tienen la capacidad de almacenar un bit de informacin (1 o 0), y se conocen con el nombre de celdas de memoria. Las celdas o bits de memoria se ubican mediante la fila y la columna en la que se encuentra. Tiempo de Acceso Es el tiempo que transcurre desde el instante en que se lanza la operacin de lectura en la memoria y el instante en que se dispone de la primera informacin buscada, y es, independiente de la direccin en la que se encuentre la informacin a la cual queremos acceder. Capacidad Se mide en mltiplos de 1 byte (8 bits): kilobytes KB (1,024 bytes), Megabytes MB (1,024 kilobytes), GigaBytes GB (1024 Megabytes) , Tera Bytes TB (1024 Gigabytes), Peta Bytes PB (1024 TB). ARQUITECTURA DE LA MEMORIA (RAM) La memoria RAM consta de varios registros, cada uno de los cuales almacena una sola palabra de datos y tiene una direccin nica. Las RAM comnmente vienen con capacidades de palabras de 1K, 4K, 8K, 16K, 64K, 128K, 256K, y 1024K, y tamaos de palabras de 1, 4, u 8 bits. a)Operacin de lectura. - El cdigo de direccin (direccionamiento) selecciona un registro del circuito de memoria para leer o escribir. A fin de leer el contenido de registro seleccionado, la entrada lectura/escritura (R/-W) (read/-write) debe ser un 1. Adems, la entrada CS (seleccin de CI) debe ser activada. La combinacin de R/-W es igual a 1 y CS es igual a 0 habilita los buffers de salida de manera que el contenido de registro seleccionado aparecer en las cuatro salidas de datos. b)Operacin de escritura. - Para escribir una nueva palabra de cuatro bits en el registro seleccionado se requiere que R/-W sea 0 y CS igual 0. esta combinacin habilita los buffers de entrada de manera que la palabra de cuatro bits aplicada a las entradas de datos se cargara en el registro seccionado. R/-W igual a 0 tambin deshabilita los buffers de salida que son de tristate, de manera que las salidas de datos se encuentran en el estado de alta-impedancia, durante una operacin de escritura. La operacin de escritura, destruye la palabra que antes estaba almacenada en la direccin. c)Seleccin de CI.- Las memorias tienen una o mas entradas CS que se usan para habilitar o deshabilitar el circuito en su totalidad. En el modo deshabilitado todas las salidas y entradas de datos se deshabilitan (altaz) de manera que no puede tener lugar la operacin de lectura ni de escritura. Otro nombre es CE (chip enable habilitacin de circuito). Cuando las entradas CS (chip select) o CE se encuentran en un estado activo, se dice que el CI de memoria a sido seleccionado. d)Terminales comunes de entrada/salida.- A fin de conservar terminales en un encapsulado de CI, los fabricantes a menudo combinan los funciones de entradas y salida de datos utilizando terminales comunes de entrada/salida. La entrada R/-W controla la funcin de estas terminales E/S. Durante una operacin de lectura, las terminales de entrada y salida actan como salida de datos que reproducen el contenido de la localidad de direccin seleccionada. Durante una operacin de escritura, las terminales de S/E actan como entrada de datos. Las operaciones bsicas de una memoria consisten en leer y almacenar informacin mediante el uso del bus de datos y direcciones. Estas operaciones ocurren en un orden lgico, el cual se indica a continuacin: 1. Apuntar a la direccin de memoria que se desea leer o escribir mediante el uso del bus de direcciones 2. Seleccin del tipo de operacin: Lectura o escritura. 3. Cargar los datos a almacenar (en el caso de una operacin de escritura) 4. Retener los datos de la memoria (en el caso de una operacin de lectura) 5. Habilitar o deshabilitar la memoria para una nueva operacin.
En la figura 1 la entrada de direcciones (A0 a A9), define la posicin a escribir o leer dentro de la memoria, las entradas y salidas de datos definen los datos a escribir y leer respectivamente, la entrada WE controla el tipo de operacin que la memoria debe hacer y la entrada OE corresponde a la seal de habilitacin de la memoria, la cual habilita o deshabilita la memoria para responder a las dems entradas, CS es seleccion de chip. D0 a D3 es entrada de datos, las entradas y salidas estn controlados por compuertas triestate
Figura 1 . Esquema descriptivo de una Memoria
Memorias de Acceso Aleatorio RAM

de sigla en ingls Random Access Memory. Son de lectura/escritura y contienen un conjunto de variables de direccin que permiten seleccionar cualquier direccin de memoria de forma directa e independiente de la posicin en la que se encuentre. son voltiles, se pierde la informacin cuando no hay energa y son dos categoras: la RAM esttica y la RAM dinmica. Memoria RAM esttica o SRAM (Static Random Access Memory) se compone de celdas conformadas por flip-flops construidos generalmente con transistores MOSFET.
TIPOS DE MEMORIAS RAM

SRAM Sincrnica tiene una entrada de reloj, opera en sincrona. Esto simplifica enormemente el diseo de sistemas, ya que una nica seal controla todos los dispositivos. La ventaja es su funcionamiento automtico, por reloj, por no ser necesario de generar las seales de control. SRAM de Rfaga (burst) son sincrnicas y se caracterizan por incluir un contador que permite que la memoria genere internamente la direccin a la que debe acceder, consiguiendo de esta forma accesos hasta cuatro posiciones de memoria con una sola direccin de referencia. SRAM Pipeline Con los dos tipos de memorias anteriores se consigue el acceso a posiciones consecutivas de forma rpida. Para mantener esta velocidad cuando se cambia de secuencia, las memorias pipeline incluyen un buffer para almacenar la direccin y los datos actuales proporcionados por la memoria. De esta forma, se puede enviar la nueva direccin antes de terminar la lectura, consiguiendo as que la CPU no espere la finalizacin del acceso a una posicin de memoria para generar la nueva direccin. Memoria RAM dinmica DRAM (Dinamic Random Access Memory) se compone de celdas de memoria construidas con condensadores. son de fabricacin ms sencillas en comparacin a las celdas a base de transistores, permite construir memorias de gran capacidad. La operacin de la celda es similar a la de un interruptor, cuando el estado en la fila se encuentra en alto, el transistor entra en saturacin y el dato presente en el bus interno de la memoria (columna) se almacena en el condensador, durante una operacin de escritura y se extrae en una operacin de lectura. El inconveniente que tiene consiste en que hay que recargar la informacin almacenada en las celdas, por lo cual estas celdas requieren de circuitera adicional para cumplir esta funcin
Memoria Ventajas SRAM La velocidad de acceso es alta. Para retener los datos solo necesita estar energizada. Son mas fciles de disear. Mayor densidad y capacidad. Menor costo por bit. Menor consumo de potencia.
Desventajas Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. Mayor costo por bit. Mayor consumo de Potencia. La velocidad de acceso es bajar. Necesita recargar de la informacin. almacenada para retenerla. Diseo complejo.
DRAM
Las memorias generalmente se fabrican con capacidades de orden de Kilobytes o Megabytes mltiplos de 8, por ejemplo 8k, 16k, 32k, 64k, 128k, o 8M, 16M, 32M, etc. En la figura 2 se observa un esquema descriptivo de los pines que generalmente se encuentran en una memoria. explicacin de cada uno de estos pines: A0...An (Bus de direcciones): son las entradas para seleccionar la posicin de memoria a escribir o leer y su cantidad define la capacidad de palabras que puede almacenar, dada por la expresin 2n, donde n es el nmero de pines. D0...Di (Bus de Datos): Corresponde a los pines de entrada y salida de datos. En el mercado hay de buses 1, 4, 8 y 16 bits y lo ms usual es chips de 8 entradas de datos. CS (Chip Select): Este pin se utiliza para seleccionar el chip de memoria que se desea acceder. Esto en el caso del usar dos o ms memorias similares. OE (Output Enable): Utilizado para habilitar la salida de datos. Cuando se encuentra en estado activo las salidas tiene alta impedancia o actan como entradas. R/W (Read/Write): Entrada utilizada para seleccionar la operacin de lectura o escritura VCC y GND (Alimentacin): Algunas tienen disponible tres pines para este propsito, pero por lo general son dos y el valor de la tensin depende de la tecnologa de fabricacin.
MEMORIA SRAM MCM6264C

Esta memoria fabricada por Motorola y desarrollada con tecnologa CMOS tiene una capacidad de 8K x 8. Los tiempos de lectura y escritura del integrado son de aproximadamente 12 ns y tiene un consumo de potencia aproximado de 100 mW. En la Figura se observa la disposicin de los pines del integrado de esta memoria y sus las caractersticas tcnicas bsicas. Capacidad (bits) 8192X8 Encapsulado DIL-28 Tiempos de Acceso SRAM 12/15/20/25/35 ns MEMORIA DRAM 4116 El CI 4116 es una memoria DRAM de 16K x 1. Se encuentra constituida por un arreglo de 128 filas y 128 columnas donde cada uno
de los bits se ubican con una direccin de 14 bits. En la figura se muestra la disposicin de los pines. Observe que la entrada de direcciones es de 7 bits (A0...A6). La razn de poseer 7 pines y no 14, se debe a que estos tienen funcin doble, por ejemplo la entrada A0 se utiliza para establecer los valores de los bits A0/A7 de la direccin de memoria que se quiere acceder, tiene salidas Triestate tipo DIL-16 pines Capacidad (bits) 16384 X 1 Tiempos de Acceso 100/120/150/200 ns TIPOS DE MEMORIA RAM DRAM (Dynamic RAM) VRAM (Vdeo RAM) SRAM (Static RAM) FPM (Fast Page Mode) EDO (Extended Data Output) BEDO (Burst EDO) SDRAM (Synchronous DRAM) DDR SDRAM SDRAM II (Double Data Rate SDRAM) PB SRAM (Pipeline Burst SRAM) ENCAPSULADOS SIMM (Single In line Memory Module) DIMM (Dual In line Memory Module) VRAM : Siglas de Vdeo RAM, una memoria usada por los adaptadores de vdeo, puede ser accedida por dos diferentes dispositivos de forma simultnea. SIMM : Siglas de Single In line Memory Module, un tipo de encapsulado consistente en una pequea placa de circuito impreso que almacena chips de memoria, y que se inserta en un zcalo SIMM en la placa de memoria, ya estn en desuso por otras mas rapidas y de mas capacidad. DIMM : Siglas de Dual In line Memory Module, un tipo de encapsulado, consistente en una pequea placa de circuito impreso que almacena chips de memoria, que se inserta en un zcalo DIMM en la placa madre y usa generalmente un conector de 168 contactos. DIP: Siglas de Dual In line Package, un tipo de encapsulado consistente en almacenar un chip de memoria en una caja rectangular con dos filas de pines de conexin en cada lado RAM Disk : Se refiere a la RAM que ha sido configurada para simular un disco duro. Se puede acceder a los ficheros de un RAM disk de la misma forma en la que se acceden a los de un disco duro. Sin embargo, los RAM disk son aproximadamente miles de veces ms rpidos que los discos duros, los RAM disk pierden su contenido una vez que la computadora es apagada. Memoria Cach RAM Cach:Un cach es un sistema especial de alta velocidad. Hay dos tipos de cach, la memoria cach y cach de disco. Una memoria cach, llamada tambin a veces almacenamiento cach RAM cach, es una parte de memoria RAM esttica de alta velocidad (SRAM) ms que la lenta y barata RAM dinmica (DRAM) usada como memoria principal. La memoria cach es efectiva dado que los programas acceden una y otra vez a los mismos datos o instrucciones. Guardando esta informacin en SRAM, la computadora evita acceder a la lenta DRAM. Cuando un dato es encontrado en el cach, se dice que se ha producido un impacto (hit), siendo un cach juzgado por su tasa de impactos (hit rate). Algunas memorias cach estn construidas en la arquitectura de los microprocesadores. El cach de disco trabaja sobre los mismos principios que la memoria cach, pero en lugar de usar SRAM de alta velocidad, usa la convencional memoria principal. Los datos ms recientes del disco duro a los que se ha accedido (as como los sectores adyacentes) se almacenan en un buffer de memoria. Cuando el programa necesita acceder a datos del disco, lo primero que comprueba es la cach del disco para ver si los datos ya estan ah. La cach de disco puede mejorar drsticamente el rendimiento de las aplicaciones, dado que acceder a un byte de datos en RAM puede ser miles de veces ms rpido que acceder a un byte del disco duro. SRAM Siglas de Static Random Access Memory, es un tipo de memoria que es ms rpida y fiable que la ms comn DRAM (Dynamic RAM). El trmino esttica viene derivado del hecho que necesita ser refrescada menos veces que la RAM dinmica. tienen tiempos de acceso del orden de 10 a 30 nanosegundos, las RAM dinmicas estn por encima de 30, y las memorias bipolares y ECL se encuentran por debajo de 10 nanosegundos. no precisan de circuiteria de refresco como sucede con las RAMs dinmicas, pero precisan ms espacio y usan mas energa. La SRAM, debido a su alta velocidad, es usada como memoria cach. DRAM Siglas de Dynamic RAM, memoria que precisa ser refrescada (re-energizada) o perdera su contenido. Generalmente usa un transistor y un condensador para representar un bit Los condensadores debe de ser energizados cientos de veces por segundo para mantener las cargas, las dos principales variaciones de RAM (dinmica y esttica) pierden contenido si se desconectan de la alimentacin. Tambien el trmino RAM es utilizado para referirse a la DRAM y distinguirla de la RAM esttica (SRAM) que es ms rpida y ms estable que la RAM dinmica, pero que requiere ms energa y es ms cara . El principio es sencillo: una carga se almacena en el condensador significando un 1 y sin carga un 0. El transistor funciona como un interruptor que conecta y desconecta al condensador. Las celdas en cualquier sistema de
memoria, se organizan en la forma de matrices de dos dimensiones, a las cuales se accede por medio de las filas y las columnas. En la DRAM estas estructuras contienen millones de celdas y se fabrican sobre la superficie de la pastilla de silicio formando reas que son visibles a simple vista.
Memoria ROM
Memoria de slo lectura (Read Only Memory). Los datos almacenados en la ROM no se puede modificar -al menos no de manera rpida o fcil- que se utiliza principalmente para contener el firmware (software que est estrechamente ligada a hardware especfico, y es poco probable que requieren actualizaciones frecuentes). En su sentido ms estricto, se refiere slo a ROM mscara ROM -en ingls MROM- (el ms antiguo tipo de estado slido ROM), que se fabrica con los datos almacenados en forma permanente, y por lo tanto, nunca puede ser modificada. Sin embargo, las ms modernas, como EPROM y Flash EEPROM se puede borrar y volver a programar varias veces, an siendo descritos como "memoria de slo lectura (ROM), porque el proceso de reprogramacin en general es poco frecuente, relativamente lento y, a menudo, no se permite la escritura en lugares aleatorios de la memoria. ARQUITECTURA DE LA MEMORIA ROM Existen tres partes bsicas: decodificador de direcciones-- arreglo de registros --buffer de salida. a)Arreglo de registros.- El arreglo de registros almacena los datos que han sido programados en la ROM. Cada registro contiene un numero de celdas de memoria que es igual al tamao de la palabra. Los registros se disponen en un arreglo de matriz cuadrada. Podemos especificar la posicin de cada registro como una ubicada en un reglon y una columna especficos b)Decodificadores de direcciones.- El cdigo de direccin aplicado A3, A2, A1, A0, determina que registro ser habilitado para colocar su palabra de datos en 8 bits en el canal. Los bits de direccin A1, A0, se alimentan de un decodificador uno de 4 que activa una lnea de seleccin de rengln, y los bits de direccin A3, A2, se alimentan de un segundo decodificador uno de cuatro que activa una lnea de seleccin de columna. c)Buffer de salida.- El registro habilitado por las entradas de seleccin coloca el dato que tiene sobre el canal de datos. Estos datos entraran en los buffers de salida mismos que se encargan de trasmitirlos hacia las salidas externas siempre y cuando CS este en bajo. Si CS esta en alto, los buffers de salida se encuentran en el estado de alta impedancia, con lo que D7 asta D0 estarn flotando. Por lo tanto, la BIOS, o el sistema de arranque oportuno de la computadora normalmente se encuentran en una memoria ROM. La memoria RAM normalmente es ms rpida para lectura que la mayora de las memorias ROM, por lo tanto el contenido ROM se suele traspasar normalmente a la memoria RAM cuando se utiliza. Memoria PROM PROM es el acrnimo de Programmable Read-Only Memory (ROM programable). Es una memoria digital donde el valor de cada bit depende del estado de un fusible (o antifusible), que puede ser quemado una sola vez. Por esto la memoria puede ser programada (pueden ser escritos los datos) una sola vez a travs de un dispositivo especial, un programador PROM. Estas memorias son utilizadas para grabar datos permanentes en cantidades menores a las ROMs, o cuando los datos deben cambiar en muchos o todos los casos. Pequeas PROM han venido utilizndose como generadores de funciones, normalmente en conjuncin con un multiplexor. A veces se preferan a las ROM porque son bipolares, habitualmente Schottky, consiguiendo mayores velocidades. Programacin Una PROM comn se encuentra con todos los bits en valor 1 como valor por defecto de fbrica; el quemado de cada fusible, cambia el valor del correspondiente bit a 0. La programacin se realiza aplicando pulsos de altos voltajes que no se encuentran durante operaciones normales (12 a 21 voltios). El trmino Read-only (slo lectura) se refiere a que, a diferencia de otras memorias, los datos no pueden ser cambiados (al menos por el usuario final). Memoria EPROM siglas de Erasable Programmable Read-Only Memory (ROM programable borrable de slo lectura). Es una memoria ROM no voltil. Est formada por celdas Se programan mediante un dispositivo electrnico que proporciona voltajes superiores a los normalmente utilizados en los circuitos electrnicos. Las celdas que reciben carga se leen entonces como un 1.Una vez programada, una EPROM se puede borrar solamente mediante exposicin a una fuerte luz ultravioleta. Esto es debido a que los fotones de la luz excitan a los electrones de las celdas provocando que se descarguen. Las EPROMs se reconocen fcilmente por una ventana transparente en la parte alta del encapsulado, a travs de la cual se puede ver
el chip de silicio y que admite la luz ultravioleta durante el borrado. Como el cuarzo de la ventana es caro de fabricar, se introdujeron los chips OTP (One-Time Programmable, programables una sola vez). La nica diferencia con la EPROM es la ausencia de la ventana de cuarzo, por lo que no puede ser borrada. Las versiones OTP se fabrican para sustituir tanto a las EPROMs normales como a las EPROMs incluidas en algunos microcontroladores. Estas ltimas fueron siendo sustituidas progresivamente por EEPROMs (para fabricacin de pequeas cantidades donde el coste no es lo importante) y por memoria flash (en las de mayor utilizacin). Una EPROM programada retiene sus datos durante diez o veinte aos, y se puede leer un nmero ilimitado de veces. Para evitar el borrado accidental por la luz del sol, la ventana de borrado debe permanecer cubierta. Los antiguos BIOS de los ordenadores personales eran frecuentemente EPROMs y la ventana de borrado estaba habitualmente cubierta por una etiqueta que contena el nombre del productor del BIOS, su revisin y una advertencia de copyright. para la familia 2700 se pueden encontrar: Tipo de EPROM 2764, 27C64 27128, 27C128 27256, 27C256 27512, 27C512 27C010, 27C100 27C020 27C040 27C080 Tamao bits Tamao Bytes 64 Kbits 128 Kbits 256 Kbits 512 Kbits 1 Mbits 2 Mbits 4 Mbits 8 Mbits 8 KBytes 16 KBytes 32 KBytes 64 KBytes 128 KBytes 256 KBytes 512 KBytes 1 MBytes Longitud (hex) 2000 4000 8000 10000 20000 40000 80000 100000 ltima direccin (hex) 01FFF 03FFF 07FFF 0FFFF 1FFFF 3FFFF 7FFFF FFFFF
Memorias de solo lectura (Read Only Memory o ROM) porque el Microprocesador no puede escribirla nuevamente, o sea no se puede escribir como la RAM, solo puede leer lo que ya existe en ella, y que guarda la informacin almacenada en ella incluso despus de apagar el equipo. Tambin se puede acceder a este tipo de memoria de forma aleatoria. Se usan generalmente para almacenar datos y cdigos de programas que no deben variar, como es por ejemplo el autodiagnstico que hacen las PC's y el programa que carga el sistema operativo del disco. La configuracin de la BIOS de la placa base, as como la configuracin de los distintos dispositivos instalados en el equipo se guarda en memoria ROM. A la informacin de los dispositivos escrita en la memoria ROM de cada uno de ellos se llama FIRMWARE. La ROM estndar se escribe durante el proceso de fabricacin de un componente y nunca puede cambiarse. Segn la tecnologa empleada en su fabricacin de dividen en: ROM (Read Only Memory). PROM (Programmable Read Only Memory). EPROM (Erasable Programmable Read Only Memory). EEPROM (Electrically Erasable Programmable Read Only Memory). FLASH ROM .
EEPROM (Electrically Erasable Programmable Read Only Memory)

Este tipo de circuito en vez de necesitar una fuente muy fuerte de luz ultravioleta, utiliza un voltaje (y corriente) mucho mayor que el normal para borrar su contenido. Este tipo de borrado brinda un importante beneficio: las EEPROM pueden ser borradas y reprogramadas sin sacarlas de sus bases. Las EEPROM brindan a las computadoras y sus perifricos un medio de almacenar los datos sin necesidad de una fuente constante de electricidad. Generalmente utilizadas en aquellas tarjetas que guardan su configuracin. Este tipo de memoria tiene un solo inconveniente y es que tienen limitado el nmero de veces que pueden ser borradas y reprogramadas (normalmente decenas o cientos de miles de ciclos de borrado-escritura). Al contrario de las memorias RAM en las cuales se puede alterar el contenido de un bit cualquiera, borrar una EEPROM significa eliminar todo su contenido y programar cada bit nuevamente.
FLASH ROM Es un tipo de EEPROM, que no requiere de voltajes altos ni especiales para borrarlas. Las
FLASH ROM pueden ser borradas y reprogramadas utilizando los voltajes normales dentro de la PC, lo cual la hace muy fcil de usar por los diseadores de estos sistemas. Desdichadamente tienen la misma limitacin que las EEPROM, su vida es finita (aunque mayor que las EEPROM) y (en la mayora, pero no en todos los casos) deben borrarse y reprogramarse como un bloque. Se usa en la BIOS de los equipos, y de ah que se llamen FLASH BIOS. Memoria ROM de Video donde se almacenan los cdigos de los caracteres y algunas funciones especiales para el tratamiento de los grficos. Las tarjetas VGA standard tenan 24 KB de memoria ROM, pero las Super VGA usualmente tienen 32 KB de ROM, Ocupan generalmente las direcciones entre C0000 y C8000. Las memorias ROM se encuentran en la tarjeta madre del sistema y en tarjetas de expansin como tarjetas de video, tarjetas de red, tarjetas controladoras SCSI, etc. Generalmente la memoria ROM se encuentra en un solo mdulo de EPROM de 64 Kb. Las direcciones pares e impares residen en el mismo mdulo ganando espacio en la tarjeta madre.La ms importante es la memoria ROM que contiene al BIOS ( Basic Input Output System). Ellas suministran al Sistema Operativo el soporte a bajo nivel del Hardware. Las tarjetas madres tradicionales almacenaban el cdigo del BIOS en memorias EPROM (Erasable Programmable ROM). Si el BIOS necesitaba actualizarse, era necesario quitar esta memoria (usualmente viene en una base), borrarla con luz ultravioleta, reprogramarla y reinsertarla nuevamente en la base. All es donde el Microprocesador de la PC almacena los datos y cdigos de los programas. Adems, la Memoria es tambin un canal de comunicacin entre el procesador y los perifricos. Por otra parte la estrecha relacin que existe entre la velocidad de procesamiento del CPU y la velocidad de respuesta de la memoria puede afectar mucho el buen comportamiento de nuestra computadora. Es algo as como que si el cerebro de un ordenador es el procesador, entonces las memorias pueden ser las neuronas. LA MEMORIA ROM BIOS El trmino BIOS significa Sistema Bsico de Entrada-Salida (Basic Input/Output System). Consiste en el software mnimo e imprescindible que necesita el hardware del ordenador para iniciar e interactuar con el sistema operativo al nivel ms bajo, es decir consiste en una serie de subrutinas bsicas de Entrada/Salida, de ah su nombre, agrupadas en la memoria ROM de la tarjeta madre. Ellas suministran al Sistema Operativo el soporte a bajo nivel del Hardware. Esto significa que es el BIOS el que interacta directamente con el Hardware. Este software y los parmetros que configuran su comportamiento se almacenan en la CMOS, una RAM de 64 o ms bytes de capacidad, que se alimenta de una pequea pila (nquel-cadmio o ltico). Las memorias ROM se encuentran en la tarjeta madre del sistema y en tarjetas de expansin como tarjetas de vdeo, tarjetas de red, tarjetas controladoras SCSI, etc. Una de las ms importante es la memoria ROM que contiene al BIOS. Ocupa las direcciones de memoria desde E000: 0000 hasta F000:FFFF. Las tarjetas madres tradicionales almacenaban el cdigo del BIOS en memorias EPROM ( E rasable P rogrammable ROM ). Si el BIOS necesitaba actualizarse, era necesario quitar esta memoria (usualmente viene en una base), borrarla con luz ultravioleta, reprogramarla y reinsertarla nuevamente en la base. En la actualidad la mayora de las tarjetas madres presentan el BIOS en memorias Flash ROM, la cual para su actualizacin solo necesita un programa utilitario para programarla, sin necesidad de abrir la mquina ni cambiar fsicamente el circuito integrado de memoria que contiene la ROM BIOS.
Memoria USB
Una memoria USB (de Universal Serial Bus; en ingls pendrive, USB flash drive), es un dispositivo de almacenamiento que utiliza una memoria flash para guardar informacin. Estas memorias son resistentes a los rasguos (externos), al polvo, y algunos
hasta al agua, factores que afectaban a las formas previas de almacenamiento porttil, como los DVD. Se pueden encontrar en el mercado fcilmente memorias de 4, 8, 16, 32, 64, 128 y hasta 256 GB es habitual encontrar en las memorias USB programas o archivos de cualquier otro tipo debido a que se comportan como cualquier otro sistema de archivos. Como medida de seguridad, algunas memorias USB tienen posibilidad de impedir la escritura mediante un interruptor, como la pestaa de los antiguos disquetes. A pesar de su bajo costo y garanta, hay que tener muy presente que estos dispositivos de almacenamiento pueden dejar de funcionar repentinamente por accidentes diversos: variaciones de voltaje mientras estn conectadas, por cadas a una altura superior a un metro, por su uso prolongado durante varios aos especialmente en pendrives antiguos. puede sobrevivir a abusos ocasionales (golpes, cadas, pisadas, pasadas por la lavadora o salpicaduras de lquidos). Por lo tanto se alcanzan velocidades de lectura de hasta 100 Mbit/s. En condiciones ptimas, puede retener informacin durante unos 10 aos. Con un uso normal, el rango medio es de alrededor de varios millones de ciclos de uso. Sin embargo las operaciones de escrituras sern cada vez ms lentas a medida que envejezca. Componentes internos de un USB portatil 1 Conector USB 2 Dispositivo de control de almacenamiento masivo USB 3 Puntos de Prueba 6 LED 4 Circuito de Memoria flash 7 Interruptor de seguridad contra escrituras 5 Oscilador de cristal 8 Espacio para un segundo circuito de memoria flash Las partes tpicas de una memoria USB son Un conector USB macho tipo A (1): Provee la interfaz fsica con la computadora. Controlador USB de almacenamiento masivo (2): Implementa el controlador USB y provee la interfaz homognea y lineal para dispositivos USB seriales orientados a bloques, mientras oculta la complejidad de la orientacin a bloques, eliminacin de bloques y balance de desgaste. Este controlador posee un pequeo microprocesador RISC y un pequeo nmero de circuitos de memoria RAM y ROM. Circuito de memoria Flash NAND (4): Almacena los datos. Oscilador de cristal (5): Produce la seal de reloj principal del dispositivo a 12 MHz y controla la salida de datos a travs de un bucle de fase cerrado (phase-locked loop) Puentes y Puntos de prueba (3): Utilizados en pruebas durante la fabricacin de la unidad o para la carga de cdigo dentro del procesador. LEDs (6): Indican la transferencia de datos entre el dispositivo y la computadora. Interruptor para proteccin de escritura (7): Utilizado para proteger los datos de operaciones de escritura o borrado. Espacio Libre (8): Se dispone de un espacio para incluir un segundo circuito de memoria. Esto le permite a los fabricantes utilizar el mismo circuito impreso para dispositivos de distintos tamaos y responder as a las necesidades del mercado. Tapa del conector USB: Reduce el riesgo de daos y mejora la apariencia del dispositivo. Algunas unidades no presentan una tapa pero disponen de una conexin USB retrctil. Otros dispositivos poseen una tapa giratoria que no se separa nunca del dispositivo y evita el riesgo de perderla.
CONVERTIDORES DIGITALES ANALOGOS

La tecnologa electrnica y digital usa informacin en alta velocidad y eficiencia, y el sistema binario t los circuitos digitales constituyen el mtodo mas apropiado pata manejar esta informacin, por eso necesitamos de un medio que convierta la informacin de nuestro mundo al mundo digital y viceversa, vivimos en un mundo donde los fenmenos varian en el tiempo en forma continua y anloga, la temperatura, presin, voltaje, corriente son parmetros fsicos que en el tiempo toman infinitos valores, la mayor parte de nuestro mundo real es continuo en el tiempo, por eso cuando un circuito quiere procesar informacin del mundo real necesita de un interface o circuito de entrada y otro de salida, aqu entran los convertidores anlogo digital y convertidores digital anlogo DAC ( digital to analog converters). Veamos un esquema en bloques en la figura 1 Mundo real Mundo digital Mundo real CONVERTIDOR A/D CIRCUITO DIGITAL CONVERTIDOR D/A
CONVERTIDOR D/A USANDO ESCALA BINARIA DE RESISTENCIAS La tcnica de usar una escala binaria de resistencias es uno de los mtodos mas antiguos y simples para convertir digitos binarios o bits en una seal analgica, en la Figura 2 vemos el circuito bsico de un convertidor D/A de 4 bits, consta de un sumador anlogo con amplificador operacional, un registro de almacenamiento y un juego de interruptores anlogos, el amplificador sumador posee tantas entradas como bits tiene la palabra binaria que se requiere, en este caso 4 bits, el registro memoriza la seal digital de entrada y sus salidas comandan la apertura y cierre de los interruptores anlogos. Un cero aplicado a la entrada de control de cada interruptor lo abre y un 1 lo cierra, cuando se almacena en el registro de entrada un 0000 binario todos los interruptores se abren y no hay voltaje aplicado a alas entradas de resistencias por tanto el voltaje de salida del sumador es cero, cuando se aplica un 0001 el interruptor S1 se cierra, se aplican entonces 10 v. a la resistencia R1, como la entrada del OPAMP es una tierra virtual, efectivamente hay -10v. sobre la R de 8K, como resultado a travs de la Rf=800 hay una corriente de 1.25 ma. Luego el voltaje sobre la Rf es 800x 1.25mA = 1v. si la palabra binaria es 0010 se abre S1 y cierra S2 esto causa una corriente de 2.5 mA. ( FIGURA 2 10v/4000) que fluye por R2 y Rf y el voltaje por Rf es ahora 800x2.5mA= 2v. y asi con datos 0100 se genera 4v. con 1000 se genera 8v. notar que los valores de resistencias de entrada y salida tienen una progresin binaria (16,8,4,2,1) con el 1111 se consiguen los 15v. como se ven la figura 3. Pero este convertidor anlogo digital no es practico cuando se usan mas de 4 bits por la cantidad de resistencias a usar y de valores en progresin , el DAC que usa una red de resistencias en escalera (ladder) usa solo dos valores de resistencias normalizados.
CONVERTIDOR D/A USANDO RESISTENCIAS EN ESCALERA. Esta configuracin usa una red de resistencias en escalera Ladder conocida como R-2R, en la figura 4 se ve el esquema de esta red, se ven 2 resistencias de valor 2R en paralelo y pueden ser reemplazadas por una de valor R al ser iguales en valor, esta equivalente esta en serie con otra de valor R sumndose en 2R entre B y tierra, en el punto B se da la misma situacin, y siempre se tendr un valor de R entre la letra y tierra. FIGURA 4
FIGURA 3 En la figura 5 se ve el conversor DAC con red R-2R que usa el
principio explicado, el voltaje de referencia Vref. Ve siempre un valor de resistencia R equivalente a toda la red conectada a tierra, y da una corriente de entrada Iin =
FIGURA 5 Vref. / R las corrientes van hacia las resistencias y se van dividiendo en valores de , 1/8 1/16 de la corriente de entrada, cada uno de los interruptores conectados a la entrada de la red R-2R simula un bit de las entradas digitales del convertidor, la corriente que resulta para cada palabra binaria se multiplica por Rf y se obtiene un voltaje a la salida del conversor. en la figura 5 se ve la estructura de un DAC de cuatro bits, el registro se usa para memorizar la palabra digital que se desea convertir y adems como excitacin de los interruptores electrnicos de alta velocidad que conmutan las corrientes de la FIGURA 6 red R-2R. En la figura 6 se ve la estructura interna de un DAC de cuatro bits, la palabra binaria 0000 coloca 0v. a la salida del convertidor, el 1000 produce 5v. el 0010 produce 1.25v. el 0001 produce 0.625v. por su estructura y valores se puede integrar y fabricar DAC exactos y de bajo costo. PARAMETROS DE LOS CONVERSORES D/A RESOLUCION.-es el numero de niveles de voltaje anlogo que es capaz de generar, se relaciona con el numero de bits de entrada, el de 4 bits tiene resolucin de 4, en numero de niveles de voltaje anlogo que n 4 es capaz de generar es 2 = 2 = 16.
FIGURA 7
Significa que la salida anloga debe estar representada por 16 niveles de voltaje, un DAC de 8 bits da 256 niveles diferentes de voltaje, un DAC de 12 bits da 4096 niveles, a mas bits que tenga mas exactitud tendr en la salida anloga. La figura 7 ilustra este concepto. TIEMPO DE ESTABILIZACION Es el tiempo que requiere la salida anloga para estabilizarse despus que la palabra binaria aparece en la entrada, usualmente es el tiempo y esta por los 10 us. EXACTITUD se define como la variacin desde la mitad hasta dos veces el valor de un LSB, por ejemplo si un DAC tiene salida entre 0v a5v. y 12 bits de resolucin, el valor del LSB es : 12
LSB = 5 v. / 2
= 5 v / 4096 = 0. 00122 v.
Cuanto menor sea el valor de la exactitud, mas fielmente la salida anloga corresponder a la esperada. CONVERSORES D/A INTEGRADOS.- (ver figura 8). El mas usado es de 8 bits ( DAC-08) osea cdigo DAC0808 de National, en versin Motorola es el MC1408. Es un convertidor de 8 bits , tiempo de estabilizacin de 150ns. FIGURA 8 Disipacin de potencia menor a 33 mw. Cuando trabaja con alimentacion de 5v. la exactitud en porcentaje es 0.19% . FIGURA 9
Si observas los bloques en la figura 9 se ve que tiene un bloque de resistencias R-2R, el voltaje de referencia aplicado a las resistencias se puede alterar por medio de los terminales VREF(+) pin 14, VREF(-) pin 15, este DAC entrega por el pin 4 una corriente Io, para convertir esta corriente en voltaje hay que colocar en su salida un sistema apropiado, como por ejemplo un OPAMP o una resistencia, puede alimentarse con fuentes doble polaridad 5v. hasta 18v. En la figura 10 y 11 se ven dos circuitos de aplicacin del DAC0808 o MC1408 para lograr seales anlogas a partir de una fuente digital o binaria, en la figura 10 la salida es de una sola polaridad entre 0 y + 10v. en la figura 11 la seal anloga resultante es de doble polaridad entre -10v. y +10v.
FIGURA 10
FIGURA 11
CONVERSOR ANALOGO - DIGITAL

Si generamos un voltaje anlogo desde una palabra digital , tambin es posible convertir una seal continua en palabras digitales, cada palabra digital representa el valor del nivel anlogo existente en el momento de la conversin, su arquitectura esta compuesta por los siguientes bloques: a)un bloque para convertir seales anlogas en digitales b)bloque digital de circuitos procesadores, que pueden hacer comparaciones, temporizaciones, mediciones, sincronizaciones, almacenamientos. c)bloque para convertir seales digitales en anlogas
TEORIA DEL MUESTREO.-Es la toma sucesivas de muestras a lo largo de un tiempo, un conversor ADC requiere un tiempo finito para realizar la conversin , por ejemplo si un ADC hace una conversin de un nivel anlogo a una palabra digital en un milisegundo, la mxima velocidad con que podr muestrear el mundo real o externo es de 1000 conversiones por segundo. Para digitalizar fielmente una seal anloga se requiere una frecuencia de muestreo de al menos dos veces la frecuencia de la seal anloga de entrada, por ejemplo para muestrear una seal anloga de 100 Hz. se debe muestrear a una frecuencia de por lo menos 120 ciclos por segundo , se le conoce como frecuencia de Nyquist, esta relacin es muy imporante para la aplicacin de un trabajo especifico. CONVESOR TIPO FLASH Es el conversor mas rpido de los que hay, utiliza una escalera o banco de comparadores de nivel en paralelo para procesar la informacin anloga de entrada, tambin se les llama convertidores en paralelo, una red de resistencias en serie forman un divisor de voltaje multiple con entradas a cada referencia de los comparadores operacionales, el FIGURA 12 mximo valor que puede convertirse depende del valor de Vcc, la salida de cada comparador es de 0 o Vcc. Si el voltaje de entrada es cero la salida de los comparadores es cero, a medida que la seal de entrada se incrementa o supera el valor de las referencias de voltaje de los comparadores, la salida de cada comparador se convertir en nivel alto o Vcc. Una red lgica combinatoria se encarga de convertir la lgica de las salidas de los comparadores en una palabra n binaria de salida. El convertidor de la figura 12 Tiene dos bits de resolucin y necesita 2 -1 comparadores para determinar la resolucin de un convertidor, un conversor A/D de cuatro bits necesita 15 comparadores, el de 8 bits necesita 255 comparadores, y el incremento de la red de compuertas se hace grande, por eso estos comparadores tipo flash o rfaga son costosos y es de aplicacin especial para muestreos muy altos. CONVERSOR DE RAMPA Es mas econmico y eficiente se denomina conversor A/D de rampa o de pendiente simple, y consiste en un generador de rampa, un contador digital y un comparador. El ciclo de comparacin se inicia con la rampa y el contador inicializados en cero (0) , la salida del comparador es baja de tal forma que la compuerta AND inhibe el paso de la seal de reloj hacia el contador binario, cuando se aplica un voltaje a la entrada del convertidor , la entrada no inversora (+) del FIGURA 13 comparador tendr un valor de voltaje superior al de la entrada inversora(-). Por tanto la salida del comparador ser alta, este nivel alto habilita la compuerta AND y permite el paso de los pulsos de reloj hacia el interior del
contador, al mismo tiempo el circuito generador de rampa impulsa su crecimiento a lo largo del tiempo, cuando el voltaje desarrollado por la rampa supera al voltaje de la seal de entrada , la salida del comparador cae a un nivel bajo, este flanco negativo hace que las salidas del contador se almacenan en el latch de salida. Tambien inicializa en contador interno en cero para una posterior conversin, la palabra digital equivalente a la seal de entrada aparece en las salidas digitales del convertidor, su desventaja es inestabilidad para generar la rampa, como no hay sincronizacin entre reloj y generador de rampa, su falla afecta la palabra digital de salida.
FIGURA 14
CONVERSOR DE DOBLE RAMA Este convertidor sacrifica velocidad por estabilidad, elimina el defecto del anterior de rampa simple, la seal de entrada se conecta a un integrador, cuando un voltaje positivo se aplica como seal a convertir, el integrador crece en sentido negativo, el voltaje negativo del integrador hace que el comparador coloque a su salida un nivel alto, de esta manera se activa la compuerta AND y por consiguiente la seal de reloj llega al contador, la rampa negativa generada por el integrador tiene un tiempo fijo, despus de ese tiempo el circuito de control coloca 0s en el contador y tambin situa en la entrada del integrador una referencia de voltaje negativo, el integrado producir una rampa de pendiente positiva , el contador inicia una serie de conteo hasta que la salida del integrador llegue al valor de cero, en este punto la salida del comparador vale cero, el circuito de control detecta este flanco negativo y memoriza, en el latch de salida el valor del contador, este numero binario es el valor digitalizado de la seal anloga de entrada, en el circuito mostrado en la figura 14 la velocidad de integracin depende de valor de R1 y C1 asi como tambin de la magnitud de la seal de entrada, cuando se aplica la referencia negativa en la entrada del integrador, el tiempo requerido por el integrador para retornar a cero depende de la magnitud del voltaje de entrada, cualquier variacin en el circuito integrador generador de la rampa se cancela automticamente en este retorno a cero. CONVERSOR DE APROXIMACIONES SUCESIVAS Esta tcnica es la mas usada es de bajo costo, resolucin moderada y alta velocidad, su bloque principal es el registro de sucesivas aproximaciones o SAR, este registro hace un trabajo anlogo a ejecutado por el contador digital de los conversores anteriores, en la figura 15 se tiene un diagrama en bloques de este tipo de converso, esta compuesto por un SAR, un convertidor DAC, un registro de salida y un comparador.el ciclo de conversin comienza cuando se aplica una seal anloga a la entrada del convertidor y se coloca un pulso de START en el registro SAR. El primer pulso de reloj en el registro SAR coloca en 1 la salida del MSB (bit mas significativo), este valor binario hace que el convertidor DAC coloque en su salida el 50% de su valor total, el SAR mira la salida del comparador IC1 con el fin de saber si la salida anloga del DAC es mayor o menor que la de la seal anloga de entrada, si el voltaje del ADC es mayor, el comparador coloca su salida en cero, esto hace que el registro SAR tambin coloque en cero su bit MSB, si el valor del voltaje en la salida del ADC es menor que el de la seal de entrada, el comparador coloca en alto su salida y el registro SAR mantiene en 1 su bit MSB, todo lo anterior ha ocurrido en un solo pulso de reloj.
En el siguiente pulso de reloj, el SAR coloca en 1 su segundo bit mas significativo y chequea nuevamente FIGURA 15 el resultado del DAC con la seal de entrada, de nuevo si el valor del DAC es mayor que el voltaje de entrada, la salida del comparador se va acero y el SAR coloca en 0 ese bit, si el valor del DAC es menor que el de la entrada el comparador permanece activado y el SAR mantiene en uno este ultimo bit. El registro SAR examina de igual manera todos los bits desde el MSB hasta el LSB, ya que un bit se evalua en cada pulso de reloj, un DAC de aproximaciones sucesivas de 8 bits empleara en la conversin solamente ocho pulsos de reloj, cuando se ha procesado el ultimo bit , el registro SAR enva una seal de fin de conversin que permite el almacenamiento de la palabra resultante en el registro de salida, tpicamente realiza una conversin en menos de 12 us. FIGURA 16
El conversor
Es un convertidor A/D de aproximaciones sucesivas de 8 bits , 1 LSB , con salidas triestate, y un tiempo de conversin de 100 us. se puede conectar con microprocesadores , sus salidas son compatibles con los TTL y CMOS . Ver figura 16 Tiene incorporado un generador de pulsos de reloj que requiere un RC externo para operar, opera con fuentes de + 5v. y puede digitalizar voltajes anlogos entre 0 y 5 v. su resolucin es de 8 bits, El pin 1, denominado CS (Chip Select - Seleccionar Chip) es el habilita al chip a ser utilizado. Si este pin esta a nivel alto (5V, o un "1" logico) el chip se encuentra deshabilitado. Si ponemos este pin a masa (0 Volt o "0" lgico) el chip queda seleccionado. El segundo pin, RD, es el que permite la lectura de los datos convertidos. WR activado durante al menos 100 nanosegundos es el que le pide al chip que comience con la conversin. Esto le lleva aproximadamente unos 200 nanosegundos, durante los cuales INTR pasa a nivel alto. El chip informa que se completo poniendo en bajo nuevamente el pin 5 (INTR). Los pines 6 y 7 son los que "leen" el valor analgico a convertir. Estas entradas analgicas Vin(+) y Vin(-), estn protegidas contra sobrecargas, pero para un correcto funcionamiento, las seales aplicadas deben estar comprendidas entre 0V y la tensin de alimentacin. El dato en forma binaria se har presente en las salidas, pines 11 al 18 (D7 a D0). El pin 11 es el que contiene el MSB (Most Significative Bit - Bit mas significativo). Estas salidas tienen un latch que mantienen su valor hasta que se peticione una nueva conversin. Si se deja el pin 9 (Vref / 2) en circuito abierto, la tensin de referencia que se obtiene internamente es la mitad de la tensin de alimentacin, en nuestro caso serian 2.5v (5V / 2). Las instrucciones del ADC0804 son: CS (Chip Select) - Autoriza el funcionamiento del convertidor,pondremos este pin a masa directamente. WR (Write) - Da la orden de inicio del conversor. RD (Read) - Efecta la lectura de los datos. INTR - Indicador fin conversin. Con CS y WR en "1" el convertidor A/D se bloquea y no acta. La conversin empieza con la llegada de un pulso "1" a la entrada de WR si la entrada de CS esta a 0.
Durante la transicin de "1" a "0" de la seal en la entrada del WR o del CS, se resetean el controlador interno, y el registro de datos y la salida del INTR se pone a "1". Despus de que la conversin se completa el pin INTR realiza una transicin de "1" a "0" , esto puede ser usado para interrumpir un microprocesador o sealar la posibilidad de un nuevo resultado para otra conversin. Una operacin de lectura del RD con CS a "0" limpia la INTR y autoriza los latch de salida. Los periodos entre transiciones de "0" a "1" o de "1" a "0" deben ir precedidos de unos periodos de tiempo en espera de 0,5 milisegundos para permitir la adecuacin de todos los circuitos internos del conversor A/D. Este tiempo puede ser menor aunque es cuestin de controlar las tablas de tiempos segn el proceso que se este realizando. Para conseguir una conversin en continuo CS y RD deben de estar a 0 y el pin INTR conectada a la entrada de WR. Esta conexin INTR/WR fuerza a "0" el pin WR y asegura la operacin del circuito.
THE INTERSIL ICL7106 AND ICL7107 VER FIGURA 17

Son de bajo consume, conversor A/D de tres digitos y medio, tiene un decodificador para 7 segmentos, el 7106 es para display LCD, y el 7107 es para display a LEDS, incluye multiplexado para display, es altamente preciso, verstil, tiene auto cero para menos de 10
FIGURA 17
1.-Programar el ancho del pulso del disparo en 10 milisegundos, poner los valores de R y C usados. Su frmula para dar el ancho de pulso deseado es: TW=0.37 R C
2.-Si el ancho del pulso del disparo es 40 milisegundos, y el valor de C = 1 10 uF. poner el valor de R usado. Su frmula para dar el ancho de pulso deseado es: TW=0.37 R C
3.-Si en las compuertas NAND se tiene los siguientes valores S=0 Q = 1 R = 1, despus de los cambios poner los valores definitivos en que queda. S= R= Q= Q `=
Se tiene el siguiente circuito 4)Defina valor de C, si el pulso TW1 es de 0.1 segundo
5)Si a la compuerta 7408 entra una frecuencia de 100,000 pulsos/ 1 seg, cuantos pulsos entro en el tiempo de TW1 = 0.1 seg.
6) Si al 7447 entra a el cdigo ABCD = 1011 que numero sale por el display
7) y si sale el numero 4 en el display que cdigo entro por ABCD
8)En el circuito si el cristal es de 100 KHz. Que frecuencia sale por Q 14. F= 9)En el circuito si el cristal es de 3.576 MHz. Que frecuencia sale por Q 14. F=
10)Poner los simbolos de las compuertas AND , OR , EXOR
11)Poner las tablas de verdad de la compuerta
NAND y EXNOR
12)Hallar la funcin F, sin simplificar
F=
13) del circuito anterior Hallar F simplificando por Boole
F= 14)De la distribucin de kargnougt hallar la expresin de F F= 15) Hallar su representacin en compuertas
CARACTERISTICAS DE MEMORIAS DE USO COMUN MEMORIAS PROM - 74S473 Esta memoria tiene una capacidad de 512 palabras de 8 bits y la descripcin de sus pines se muestra en la figura, Encapsulado DIL 20, capacidad 512x8, tiempo de acceso 60 ns. MEMORIA EPROM CMOS - 27C16B Esta memoria de 24 pines tiene una capacidad de 2048 palabras de 8 bits, es decir 2KB. Las salidas de esta memoria son triestado, lo que permite escribir o leer los datos con el mismo bus de datos. Capacidad (bits) 2048 X 8 encapsulado 24 pines DIL Tipo de salida (5V) (Vp=12.75V) Tiempos de Acceso 150/250 ns Esta memoria tiene dos pines no indicados inicialmente: VPP: Es utilizado durante la programacin. CE/P (Chip Enable/Program): Utilizado para seleccionar el chip (en caso de emplearse en forma conjunta con otros) y para programar la posicin de memoria seleccionada en el bus de direcciones. Durante la programacin de la memoria, la entrada OE se debe encontrar en 1. En la entrada debe estar presente una tensin de 5V, as como en los datos y la direccin de memoria. Despus de ello, se aplica pulso de tensin durante 30 ms aproximadamente, para almacenar los datos. Como se vi anteriormente, el borrado de este tipo de memoria se efecta mediante la exposicin del integrado a luz ultravioleta. Una lmpara UV de 12mW, puede ser utilizada para efectuar este proceso, el cual tarda entre 20 y 25 minutos.
MEMORIA EEPROM - 28C64A Esta memoria tiene una capacidad de 8K X 8 y tiene caractersticas diferentes a las dems. La informacin almacenada puede perdurar aproximadamente 100 aos y puede soportar hasta 100.000 ciclos de grabado y borrado. Caractersticas Tcnicas Referencia 28C64A Tipo EEPROM CMOS Capacidad (bits) 8192 X 8 Tipo de salida 5V Tiempos de Acceso 120/150/200 ns Encapsulado DIL-28 y PLCC-32 Figura 10.5.6. EEPROM 28C64A En la figura 10.5.6 se indica la disposicin de los pines de esta memoria la cual se encuentra disponible en dos tipos de encapsulados (DIL y PLCC). MEMORIA FLASH - 27F256 La capacidad de esta memoria es de 32K X 8 y como memoria Flash tiene la caracterstica particular de ser borrada en un tiempo muy corto (1 seg.). El tiempo de programacin por byte es de 100 ms y el tiempo de retencin de la informacin es de aproximadamente 10 aos. Caractersticas Tcnicas Referencia 28F256 Tipo FLASH EEPROM Capacidad (bits) 32768 X 8 Tipo de salida (5V) (Vp=12.5V) Tiempos de Acceso 90/100/120/150 ns Encapsulado DIL-28 Figura 10.5.7. Memoria Flash 27F256
REGISTROS DE DESPLAZAMIENTO TTL Los fabricantes de circuitos integrados ofrecen muchos registros de desplazamiento. El que estudiaremos a continuacin es un registro de desplazamiento universal. El smbolo lgico de bloques para el registro de desplazamiento /universal de 4 bits, TTL 74194 se muestra en la figura 5. Este registro tiene 10 entradas y 4 salidas; estas ultimas estn conectadas a la salidas normales (Q) de cada flip flop en el circuito integrado. Figura 7: Registro de desplazamiento TTL 74194 Observar que las 4 entradas del registro 74194 (A, B, C, D) son las entradas de carga en paralelo las 2 entradas siguientes introducen los datos en el registro en forma serie (o sea, cada vez un bit), estas son: entrada serie de desplazamiento a la derecha (DCR). esta introduce los bits por la posicin A (QA) (es decir, el visualizador A ) de esta forma el registro se ha desplazado hacia la derecha. La entrada serie de desplazamiento a la izquierda (DCL) introduce los bits por la posicin D (QD) (es decir visualizador D) y as el registro se desplaza hacia la izquierda Las entradas del reloj (CLK) dispara los 4 flip-flops durante las transicin L a H (bajo a alto) del pulso de reloj. Cuando la entrada de borrado (CLR) la activamos con un nivel BAJO automticamente ponemos todos los flipflops a cero. Los controles de modo a travs de una red de puertas le indican al registro que desplace a la izquierda, a la derecha, que cargue en paralelo, o no haga nada (mantenimiento). Como todos los CIs TTL el 74194 tiene sus conexiones de alimentacin +5V y GND, pero habitualmente esta no se indican en el smbolo lgico.
Los modos de operacin del registro de desplazamiento son: reset, mantenimiento, desplazamiento a la izquierda, desplazamiento a la derecha, y carga en paralelo. En los registros de desplazamiento la forma de identificar las entradas y las salidas varan de un fabricante a otro. REGISTRO DE DESPLAZAMIENTO CMOS Los fabricantes de circuitos integrados disponen de gran variedad de registros de desplazamiento CMOS. El que estudiaremos a continuacin es el CI 74HC164 es un registro de desplazamiento de 8 bits entrada serie salida paralelo. El diagrama en bloques para el registro de desplazamiento CMOS 74HC164 se muestra en la figura xx, este CI viene encapsulado en forma de DIP de 14 patillas, opera con una fuente de alimentacin de +5V DC y opera disparado con flanco y solo permite la entrada de datos serie. Figura 8: Registro de desplazamiento CMOS 74HC164 El CI CMOS 74HC164 es un registro de desplazamiento disparado por flanco, que solo permite la entrada de datos en serie. Que proceden de cada uno de los 8 flip-flops internos y, por cada flip-flop hay disponible una salida (Q0 a Q7). Los datos se introducen bit a bit (serie) a travs de cada una de las 2 entradas de datos (Dsa y Dsb) Estas 2 entradas pueden realizar la operacin AND. Esto significa que una entrada puede utilizarse como entrada de habilitacin de datos activa en un nivel ALTO, mientras que el dato serie se introduce por la segunda entrada de dato. Si no se necesita la habilitacin de entrada de datos, ambas entradas de datos (DSa y DSb) se unen y se utilizan como nica entrada de datos serie. La entrada del reloj (CP) desplaza una posicin a la derecha desde (Q0 a Q7) en la transicin de nivel L a H (BAJO a ALTO). La entrada de reset maestro (MR) en el 74CH164 es una entrada activa en nivel BAJO que reinicializa los 8 flip-flops y pone las salidas a cero, esta es una entrada asncrona, que elimina las dems entradas. Los fabricantes producen diversos registros de desplazamiento CMOS. Si se conectan registros de desplazamiento que contengan flip-flop D, se pueden utilizar los CI 4076 y 40174. El CI 4014 es un registro de desplazamiento esttico de 8 etapas es un dispositivo de entrada serie salida paralelo. El 4031 es un registro de desplazamiento esttico de 64 etapas. El registro de desplazamiento de 4 bits 4035 es una unidad de desplazamiento entrada serie salida paralelo. El registro de desplazamiento esttico de 8 bits 4034 es una unidad universal de entrada/salida serie/paralelo bidireccional de 3 estados, con la que se puede entrar y salir a las lneas del bus. Tambin hay disponibles otros muchos registros de desplazamiento en las series 74H y 74HCT de CI CMOS.
Comprobacin de los modos de operacin de un registro universal. Objetivo
Conocer el funcionamiento de un registro universal, para poderlo aplicar.

Material
Integrado 74194 (registro universal) Proto Fuente Alambre

Introduccin
Registros de corrimiento.Un registro de corrimiento es un mdulo lgico secuencial construido con flip-flops que controla las posiciones de los bits de datos binarios, recorriendo los bits a la izquierda o a la derecha. El registro de corrimiento de n bits de la figura 7.1a utiliza n bits de datos binarios y se construye con un flip-flop maestro-esclavo. Cada flip-flop maestro-esclavo forma una celda del registro de corrimiento. Cada celda tiene un latch maestro y un latch esclavo, y contiene 1 bit de dato binario. El pulso de control del corrimiento para el registro es por lo general bajo y experimenta una rpida transicin bajo-alto-bajo (0 1 0) para desplazar, o recorrer, el dato binario una posicin a la derecha. Los bits de datos binarios residen normalmente en los latches esclavos. En la transicin positiva (0 1) del pulso de control de corrimiento, se transfieren los datos del latch esclavo de cada celda al latch maestro de la siguiente celda
hacia la derecha. Observe que, en este momento, los datos en una celda son su valor antiguo (el valor de la salida binaria antes del pulso de corrimiento), que reside en latch esclavo, y su nuevo valor (el valor de la salida binaria al terminar el pulso de corrimiento), que reside en su latch maestro. En la transicin negativa (1 0) del pulso de control de corrimiento, se transfiere el latch maestro de cada celda a su esclavo, dando un nuevo valor a su terminal de salida. As, despus de las dos transiciones del pulso de control de corrimiento, el bit binario de la celda Xi ha sido transferido a la celda Xi1. En otras palabras, el nmero binario en el registro de corrimiento ha sido transferido una posicin a la derecha. En consecuencia, decimos que ste es un registro de corrimiento de entrada serial, de salida serial.
Mdulos estndar TTL de registro de corrimiento El mdulo de registro de corrimiento genrico descrito se utiliza de manera amplia en el diseo de sistemas digitales. Los diseadores digitales emplean registros de corrimiento en muchas y diversas aplicaciones. Cmo decidir cul registro de corriente utilizar? Se encuentran disponibles e manera comercial una gran variedad de dispositivos de registro de corrimiento. Ahora examinaremos algunos ejemplos tpicos de la serie SN7400. Por ejemplo, necesita usted un dispositivo bidireccional? Cul es la diferencia entre la retencin de datos sncronos y la inhibicin del reloj? Necesita su diseo una carga sncrona o un preset asncrono?
REGISTROS DE CORRIMIENTO DE LA SERIE SN7400 [1] Dispositivo 7491A 7496 74164 74165 74179 74194 Caractersticas 8 bits, entrada serial, salida serial. 5 bits, entrada serial, salida serial, preset asncrono, salida en paralelo, clear comn. 8 bits, entrada serial, salida serial o salida en paralelo, clear comn. 8 bits, entrada serial, salida serial, carga asncrona, inhibicin del reloj. 4 bits, entrada serial, salida serial, clear comn, carga sncrona, salida en paralelo, retencin sncrona de datos. 4 bits, bidireccional, entrada serial, salida serial, carga sncrona, salida en paralelo, inhibicin del reloj, clear comn.
ENTRADAS SALIDAS
MODO DE OPERACION RESET HOLD SHIFT LEFT SHIFT RIGHT PARALEL LOAD
MR L H H H H H H
S1 X L H H L L H
S0 X L L L H H H
DSR X X X X L H X
DSL X X L H X X X
Pn X X X X X X Pn
Q0 L Q0 Q1 Q1 L H P0
Q1 L Q1 Q2 Q2 Q0 Q0 P1
Q2 L Q2 Q3 Q3 Q1 Q1 P2
Q3 L Q3 L H Q2 Q2 P3
Implementa el circuito de la Figura 1 sobre el entrenador o, para ganar tiempo, en un simulador de circuitos electrnicos, como pueden ser Electronics Workbench, Multisim, Proteus, etc.
3 D0 4 D1
2. Alimenta el circuito, activa el pulsador de carga y genera un pulso de reloj de forma simultnea. Anota el valor de las salidas en la Tabla 1. 3. Desactiva el botn de carga y genera seales de reloj por la entrada CLK y anota los valores que van tomando las salidas.
4. Busca las caractersticas del registro universal 74194 y, a la vista de los resultados obtenidos, comenta el funcionamiento del circuito. A LA DERECHA, TRANSFERENCIA DE DATOS Y CONTADOR DE PROGRAMAS. I. INTRODUCCIN
Estos dispositivos son muy utilizados en las aplicaciones que conllevan la cuenta de eventos o en las mediciones de tiempos, como es el caso de los relojes digitales, contadores de impulso, frecuencimetros digitales, contadores digitales, autmatas finitos, etc. En Electrnica existen muchas posibilidades para construir juegos de luces que van desde simple circuito intermitente con una lmpara, hasta el sofisticado control del luces en un espectculo musical creado por medio de una computadora. El circuito que se construy en este laboratorio, permite manejar un nmero considerable de luces el cual puede seleccionarse por medio de unos pequeos interruptores. El circuito de reloj, es el encargado de establecer la velocidad de operacin del circuito, es decir, establece la velocidad con que las lmparas encendern una tras otra en forma secuencial. ste tiene como funcin enviar un tren de pulsos a las dems partes del circuito para que trabajen en forma sincronizada. Para seleccionar cuantas salidas desea activar, existe un circuito selector conformado por una serie de interruptores en miniatura que le permiten seleccionar las salidas. El circuito de control tiene una capacidad de corriente muy limitada, del orden de unos pocos miliamperios, la cual es apenas suficiente para encender un diodo LED.
II. OBJETIVOS 1. OBJETIVOS GENERALES

Interpretar el funcionamiento de los CI`s 74194, 74163, 7474, 7400 como registros de desplazamiento con entrada serial y salida paralela, registro de rotacin a la derecha, transferencia de datos y contador de programas; tanto en el programa de simulacin PROTEUS como en la prueba prctica.
2. OBJETIVOS ESPECFICOS
- Demostrar el funcionamiento de los registros de desplazamiento a la derecha de entrada seriales utilizando flip- flops tipo D. - Demostrar el funcionamiento del registro de rotacin a la derecha utilizando flip- flops tipo D. - Demostrar las caractersticas operativas de los registros de desplazamiento de entrada paralela- salida serial mediante el uso de flip- flops tipo D. - Verificar el funcionamiento del registro de desplazamiento bidireccional universal 74194. - Mostrar como ocurre la transferencia de datos paralelos entre dos registros de 4 bits. - Mostrar el funcionamiento de uno de los registros ms importantes de un microprocesador, que es el contador de programas, que tiene como funcin principal apuntar la direccin de la prxima instruccin a
ejecutarse.
III. RESUMEN
Primeramente realizamos los circuitos en el simulador de Laboratorio para ver sus funciones y funcionamientos con las tablas de verdad para luego realizar su implementacin real en Protoboard. La prueba en el programa simulador Proteus es un tanto complicada ya que si no se sabe usar el programa se tiene que ir buscando los componentes y eso provoca un poco de prdida de tiempo al realizar los programas y es muy necesario guardar los circuitos todo el tiempo ya que a veces se pierde toda la informacin. Cuando implementamos el circuito en protoboard tuvimos que reemplazar el contador sincrnico 74163 ya que unas de sus compuertas estaba daada (rota) y debido a esa ruptura no poda cumplir su funcin correctamente.
IV. MARCO TERICO REGISTROS Los registros son circuitos secuenciales conectados por una serie de biestables conectados en cascada. Tienen diversas aplicaciones prcticas como: Transmitir y recibir datos en serie y en paralelo. Conversin de datos en formato serie y paralelo y viceversa. Almacenamiento de informacin (memoria) Tipos de registros: Registros de desplazamiento ENTRADA SERIE - SALIDA SERIE. Es el registro ms sencillo, en el que recibimos la informacin en serie e y en la salida obtenemos tambin en serie, pero retardad tantos ciclos de reloj como nmero de biestables compongan el registro. Funcionan de la siguiente forma, partiendo de que en el inicio todos los biestables estn reseteados Q=0, en el primer flanco de subida de la seal de reloj (o bajada, dependiendo del biestable), el contenido de la entrada del primer biestable pasa a la su salida que es a su vez la entrada del segundo biestable. Este tipo de registro se suele usar como unidad de retardo. Registros de desplazamiento ENTRADA SERIE - SALIDA PARALELO. En este tipo de registros, la informacin se recibe en serie y la salida la obtenemos en paralelo, una vez transcurridos tantos ciclos de reloj como biestables compongan el registro. Las salidas Q estn conectadas a las entradas del biestable y a su vez a la salida en paralelo, el funcionamiento es igual que el anterior pero dependiendo del nmero de biestables y al terminar el ciclo de reloj, tememos una salida de tantos bits en paralelo como nmero de biestables. Registros de desplazamiento ENTRADA PARALELO - SALIDA SERIE. En este tipo de registro, la informacin es introducen en el registro en paralelo simultneamente en todos los biestables, por el contrario, la salida de los bits se obtienen en serie, una vez transcurridos tantos ciclos de reloj como nmero de biestables compongan el registro. Se realizan conjugando con un circuito combinacional y otra entrada que llamamos Shift/Load con una entrada directa y otra invertida, cuando se producen un flanco activo de reloj, se produce un paso de las entradas al registro de datos a travs del c. Combinacional, cuando est a nivel alto, las puertas permiten el desplazamiento en serie hacia la derecha de los bits almacenados., Producindose la salida de todos los datos una vez transcurridos los ciclos de reloj, es til a la hora de convertir datos paralelos a serie para poderlos enviar por un cable. Registros de desplazamiento ENTRADA PARALELO - SALIDA PARALELO. En este tipo de registros la informacin si introducida simultneamente en los biestables paralelo y cuando se producen un flanco activo de la seal de reloj, los datos se obtienen tambin a la salida en paralelo. Registro UNIVERSAL. Es el que vamos a estudiar al final de la introduccin; existe un circuito en el mercado que se denomina Registro Universal XX194, ya que permite todos los tipos de registros de desplazamiento que hemos estudiado. Para seleccionar el modo de funcionamiento, dispone de dos lneas de control que van conectadas a un multiplexor, estas lneas de control seleccionan la forma de conectar los biestables y as funcionar de una forma u otra. CONTADORES Los contadores son circuitos secuenciales cuya salida representa el nmero de impulsos que se la aplica a la entrada de reloj. Est formado bsicamente por biestables interconectados. Pueden contar de forma ascendente si su contenido se incrementa con cada impulso o si decrementa, aunque por lo general los contadores pueden realizar esta funcin de ambas maneras segn el estado de una entrada. Las aplicaciones de los contadores son las siguientes: Relojes y temporizadores Divisores de frecuencia. Frecuencmetros. Segn la forma de conectar la seal de reloj, los contadores pueden clasificarse en asncronos y sncronos. Contadores Asncronos:
En este tipo, la seal de reloj se conecta slo al primer biestable, mientras que las otras entradas se conectan a la salida del biestable anterior. El conectarse de esta forma la seal de reloj provoca que todos los biestables no cambien de estado al mismo tiempo, por ello reciben el nombre de asncronos. Las salidas pueden atacar a un display visualizador de siete segmentos, por ejemplo. Su funcionamiento es el siguiente, se parte de que todos los flip-flops estn reseteados, cuando se produce un flanco activo de la seal de reloj, las salidas del primer biestable cambian Q=0 y Q'=1, Q' conectada a la seal de reloj del segundo biestable, produce un flaco activo, cambiando el segundo biestable el estado de sus salidas, este proceso se produce de forma indefinida a lo largo de los biestables. Podemos realizar un contador descendente si lo que conectamos a la seal de reloj es la salida Q y no Q'. El asncrono adems de indicar el nmero de impulsos de seal recibidos puede dividir la frecuencia de la seal de reloj. Como ejemplo la salida de la seal del primer flip-flop tiene la mitad de frecuencia que la salida de seal de reloj original, la salida del segundo flip-flop, una frecuencia 4 veces menor, as sucesivamente obteniendo divisiones en cada salida mltiplos de 2. El inconveniente de este divisor de frecuencias viene dado por el tiempo de propagacin de la seal, que hace que si cambiamos el estado del primer biestable deben cambiar de estado ste y el siguiente, provocando que la seal de reloj tenga un retardo al bascular. Si se conectan ms, el tiempo de espera que corresponde con el tiempo de propagacin, aumenta, lo que limita la frecuencia de funcionamiento del contador. Esta frecuencia mxima viene determinada por la siguiente frmula F< tp=" tiempo" n=" nmero"> Contadores sncronos: En este tipo de biestables, la seas de reloj externa se conecta a todos los biestables. Con ello se consigue que todos los biestables evolucionen a la vez, y por lo tanto no se produzcan tiempos de retardo ni transitorios. Para conseguirlo hay que aadir una lgica combinacional para implementarla en el contador, mientras que los biestables hacen de memoria para saber en qu estado se encuentra, la lgica combinacional se encargar de calcular cual ser el siguiente estado al que debe pasar el contador. Diseo de un contador sncrono: El diseo de un contador sncrono debe pasar por varias fases de diseo: Dibujar el diagrama de estados. Se representa en l la forma simblica del funcionamiento del sistema, representando los estados que deseamos y las transiciones precisas. Realizar la tabla simblica de transiciones. Es otra forma de representar el anterior diagrama de estados, y est compuesta por dos columnas, la de estado actual (estado en el que se encuentra el sistema) y estado futuro (el estado que pretendemos que evolucione el sistema). Realizar la tabla de codificacin de estados. Se trata de codificarlo en binario, el nmero de biestables del sistema depende del nmero de estados del mismo. Por ejemplo, si queremos un contador de 8 estados (mdulo 8) siguiendo la relacin N=2^n; n=log(2)N, seran necesarios 3 biestables para codificar los estados del contador. 7(10)=111(2) son tres bits, por lo tanto necesitamos 3 biestables. Pasamos a binario tanto el estado actual como el estado futuro y cada bit de salida es una salida de un biestable. Crear una tabla de transiciones codificada. Tiene dos columnas al igual que la tabla simblica de transiciones, pero ya codificada en binario. El estado actual representa el valor de la salida de los biestables (salida Q) y el estado futuro representa el valor de la salida que deben tomar Q en el siguiente flanco activo, denominndose Q+.Realizacin de las tablas de excitacin. Para conseguir que un biestable pase de un estado actual a un estado futuro, es preciso aplicarle la excitacin conveniente a sus entradas. Para ello se aplican tablas de excitacin, que son las tablas de verdad de los biestables pero vistas a la inversa, es decir, la entrada en funcin de la salida. Como ejemplo ponemos la tabla de excitacin de los biestables J-K y D. FLIP-FLOP J-K FLIP-FLOP D Q Q+ J K Q Q+ D 000X000 011X011 10X1100 11X0111 Obtencin del circuito combinacional necesario, simplificacin e implementacin. Una vez obtenida la tabla de excitacin del contador sncrono, el problema se reduce al obtener las funciones de las excitaciones, utilizando para ello Karnaugh. Una vez obtenidas las funciones, se puede implementar el circuito, conectado las salidas Q a las entradas de los siguientes biestables a travs del combinacional.
V. MATERIALES - 2 CI 7474 - 1 CI 7400 - 1 CI 7404 - 1 CI 74194 - 1 CI 74163
- Transistores BC548 - 16 Diodos LEDS - 1 Bloque de interruptores del tipo DIP - Resistencias de 4k7 - Resistencias de 220 - Resistencias de 10k - Resistencias de 270
VI. LABORATORIO
- Montar un registro de desplazamiento de 4 Bits con entrada paralela y salida serial.
- Montar el circuito con el CI 74194 y verificar su tabla de funcionamiento.
- Montar un circuito para la experiencia de transferencia de datos paralelos.
- Montar un contador de programas basado en el CI contador sincrnico de cuatro bits 74163
VII. CONCLUSIONES
Con el presente laboratorio se logr demostrar el funcionamiento de los registros tanto de desplazamiento a la derecha de entrada seriales como los de rotacin utilizando flip- flops tipo D. Se puede decir muy ciertamente que los Flip Flop son la base de las memorias ya que se pudo observar la etapas y como transmiten sus datos en distintos estados para varias secuencias de activacin. Aprendimos a demostrar las caractersticas operativas y funcionamiento de los registros de desplazamiento de entrada paralela- salida serial mediante el uso de los diferentes CIs Determinamos el funcionamiento del CI 74194 y observamos que es un registro de desplazamiento bidireccional universal. Mediante el Proteus y el Protoboars conseguimos demostrar como ocurre la transferencia de datos paralelos entre dos registros de 4 bits usando los diferentes CIs. Demostramos el funcionamiento de uno de los registros ms importantes de un microprocesador, que es el contador de programas, que tiene como funcin principal apuntar la direccin de la prxima instruccin a ejecutarse.
VIII. FE DE ERRATAS
Uno de los primeros errores fue la incorrecta manera de unir los componentes en el simulador y tenamos que grabar el programa porque se colgaba a cada rato. Tambin debido a que el CI 74163 estaba daado no dejaba hacer las operaciones correctamente, entonces tuvimos que comprar otro. El principal problema que se tubo para el diseo de estos circuitos, fue la comprensin de la tabla de estados, ya que eso depende de la persona que lo este haciendo, e incluso tuvimos que interpretarla varias veces para que en el circuito nos de buenos resultados y si no se apreta el switch que corresponde no saldra el resultado que querramos. En cuanto al diseo de la experiencia 1 y 2, no se tuvo mayores problemas, ya que contamos con ayuda del ingeniero. Un punto muy importante es que tuvimos que aadirle un amortiguador de rebotes con compuertas NAND ya que como el programa Proteus utiliza componentes ideales en la implementacin el protoboard nos daba muchos rebotes y no obteniamos el resultado preciso. Otro cambio importante fue en el circuito 1 y 2 ya que se tuvieron que alterar los valores de las resistencias de entrada a los transistores y de salida de los LEDS porque sino desviaran tanta corriente que no dejaran que se mantuviese un valor alto en la compuerta.
P OS T E D BY P AT RICIA Q UE V E D O AT 6: 0 8 P M 2 COMM E NT S
Registro de Desplazamiento Universal Se trata de un circuito integrado, que dispone de un registro de desplazamiento, que permite carga serie, carga paralela, desplazamiento a izquierda y a derecha, mediante el uso de unas seales de control. La figura muestra un Registro de Desplazamiento Universal de 4 bits (74194).
El funcionamiento de este dispositivo es similar a los descritos
anteriormente; cabe hacer notar que cuando se selecciona la operacin de desplazamiento a la derecha el bit que se carga (entrada: DSR) queda registrado en la posicin A (salida: QA), mientras que si seleccionamos la operacin de desplazamiento a la izquierda, el bit que se carga (entrada: DSL) queda registrado en la posicin D (salida: QD).
Hola soy nuevo en este mundillo soy mecanico y no tengo mucha idea de electronica pero poco a poco quiero ir afianzando conocimiento. Para mi proyecto me hace falta hacer un circuito de seguimiento solar, he conseguido un esquema que he montado pero no soy capaz de hecharlo a andar. Alguien por casualidad a hecho alguno que funcione o este mismo por casualidad. gracias de antemano
Matriz de LEDS de 7 filas y 32 columnas.
Matriz de LEDS de 7x32
En este proyecto veremos como disear y construir un display de diodos leds, que nos servir de pantalla para exhibir textos o imgenes, fijas o animadas. Los usos son varios, desde un sofisticado modding en el gabienete de nuestro ordenador hasta su empleo como medio para exhibir mensajes o publicidad. Por supuesto, sus dimensiones pueden resultar insuficientes para algunos usos, pero es fcilmente expandible. La gran mayora de los aficionados a la electrnica, tarde o temprano, se propone la construccin de un cartel basado en una matriz de diodos LEDs. El propsito de este artculo es explicar, de forma clara y sencilla, la forma de hacerlo. Un cartel formado por varias filas y columnas de LEDs, convenientemente programado, puede servir para pasar mensajes publicitarios, decorar nuestra habitacin, ordenador o lo que se nos ocurra. No solo se trata de un proyecto ms que interesante para llevarlo a cabo como hobbysta, sino que puede resultar interesante como un producto comercializable. Es que estas matrices, que en algunos pases se las conoce como cartel de LEDs o Publik, son un recurso muy frecuentemente utilizado con fines publicitarios o informativos.
Tabla de contenidos
Descripcin del proyecto

Por ejemplo, un PIC16F876A de 28 pines dispone de 22 dedicados a funciones de E/S, y su hermano mayor, el PIC16F877A que cuenta con un total de 40 pines dedica 33 a estos menesteres.
Habitualmente, con un nmero as de pines de control es posible resolver correctamente casi cualquier situacin que se nos plantee, ya que normalmente en el diseo de un circuito de control basta con leer unos pocos pulsadores o sensores, y luego de realizar internamente algn proceso con esas seales, se actan (o no) unas pocas cargas conectadas a sus salidas, generalmente mediante reles o interfaces de algn tipo. Sin embargo, hay caso concretos en que ningn PIC (o microcontrolador de otras familias) puede aportar en numero suficientes de E/S que permitan controlar todas las cargas conectadas a el, y se deben recurrir a circuitos de apoyo comandados mediante seales de control y utilizando un bus de datos. Uno de esos casos es el que nos ocupa en este articulo. En lo que respecta a las entradas y salidas (E/S), cada microcontrolador, al igual que cualquier computadora, dispone de un numero finito de ellas, y en general, se trata de un numero no demasiado elevado. Esta claro que si queremos formar una imagen mediante pixeles compuestos por LEDs individuales, harn falta un numero de lneas de control mucho mayor que las disponibles en cualquier microcontrolador. Nuestra pantalla ser semejante a esos displays que seguramente habrn visto en algn comercio o local de servicios, en los que un texto realiza un scroll de derecha a izquierda, a una velocidad que permite la ilusin de un movimiento suave y continuo. Estas matrices de leds generalmente estn conformadas por un cierto nmero de filas y de columnas. Para permitir un texto legible, que represente claramente los caracteres correspondientes a las letras maysculas y minsculas hacen falta unas 7 filas de alto, y si queremos que el display muestre unos 10 o 12 caracteres simultneamente, necesitaremos unas 100 columnas. Si multiplicamos el numero de filas por las columnas, tendremos el numero de LEDs que hay presente en un display de este tipo. Con los valores que mencionbamos recin, vemos que se necesitan 700 LEDs para un display no muy complejo, y de un solo color. Si nos limitramos a los medios tradicionales para encender o apagar cada LED del display, es decir, conectando cada uno de ellos a un pin de salida del PIC y encenderlos mediante 0 o 1 publicados en ese bit del puerto, nos haran falta un PIC con al menos 700 pines, algo que debemos descartar de plano por que no existe. Una solucin posible seria utilizar varios PICs conectados entre si, de manera que cada uno maneje por ejemplo dos o tres columnas, y mediante algn protocolo se enven mensajes entre ellos para mostrar la parte del texto que le corresponde. Esta alternativa tiene ms posibilidades de xito, pero cuenta con la contra de una programacin compleja y un costo elevado, ya que se necesitan unos 3 PICs por carcter, lo que econmicamente no es viable.
La respuesta a este problema viene de la mano de la multiplexacion, el empleo de buses y circuitos de apoyo que transformen datos enviados en forma serial a una representacin en paralelo.
Multiplexado
El termino multiplexar hace referencia a una tcnica que permite aprovechar unas pocas lneas de datos para diferentes tareas, cambiando la funcin que cumplen a lo largo del tiempo. Un ejemplo podra ser un sistema de control de temperaturas de varios ambientes. Dado que la velocidad no es crucial, ya que en trminos de milisegundos (o microsegundos) la temperatura casi no vara debido a la inercia trmica, se puede utilizar un nico circuito que lea alternativamente cada sensor de
temperatura. Esto evita la duplicacin de circuitos y permite resolver el problema con una fraccin de los recursos (pines I/O) disponibles. En el caso de este proyecto, la pantalla que construiremos esta formada por una matriz de 224 diodos LEDs distribuidos una matriz de 32 columnas por 7 filas. Estos valores se eligieron por ser casi los mnimos para lograr un display til, ya que un carcter para ser legible necesita tener una altura de 5 o 7 pxeles, y un ancho como mnimo de 5. Con estas dimensiones, lograremos ubicar un texto de unos 5 o 6 caracteres, que opcionalmente puede irse desplazando por la matriz.
Tres Placas
Por razones de comodidad, el proyecto se distribuyo sobre tres placas de circuito impreso diferentes. La primera de ellas, encargada de la alimentacin, control lgico y la comunicacin con la PC es la que incluye el PIC, corazn del proyecto. Adems, en ella se encuentra la etapa de alimentacin, excepto el transformador, llave y fusible que debern alojarse en el gabinete que contenga esta placa. La alimentacin esta basada en un regulador de voltaje LM7805, capaz de entregar 500mA sin disipador, y hasta 1A si lo refrigeramos convenientemente. Si sacamos algunas cuentas, veremos que gracias al multiplexado nunca debera haber ms de una fila encendida al mismo tiempo, que en el caso ms desfavorable tendra 32 leds encendidos. Cada LED consume unos 15 miliamperes (5V / 330 ohms = 0.015A), por lo que el consumo de la pantalla es de 0.015 x 32 = 480mA, si esto sumamos el consumo del resto de la electrnica, el consumo total ronda los 600mA. El LM7805 de mi prototipo apenas se entibia sin utilizar disipador.
El PIC se encarga de generar los pulsos de CLOCK y DATOs (pines 17 y 18) que son enviados a la placa de video que es la que tiene los 74HC164N que forman un registro de desplazamiento. Tambin tiene la posibilidad de conectarse a una PC va RS-232 (ver mas adelante) y controla los drivers que proveen la corriente que alimenta cada fila del display. Como la corriente es muy elevada para ser entregada directamente por el PIC, se incluyeron 7 transistores BC327 para esta tarea. Se utilizo un cristal de 4MHz y dos capacitores de 22 nF para generar los pulsos de reloj del micro en lugar del reloj interno, para lograr una mejor estabilidad con la temperatura, ya que en caso se utilizar la conexin RS-232 la velocidad es un tema delicado. La segunda de las placas, que se conecta mediante un cable plano a la primera, es la encargada de controlar el display. Recoge los pulsos de CLOCK y los datos provenientes de la placa controladora va el cable plano, y energiza las columnas que correspondan. Los 74HC164N se conectan a cada columna a travs de una resistencia de 330 o 390 ohms. Si se quiere aumenta el brillo de los LEDS, pueden reemplazarse por resistencias de 220 ohms (o incluso menores), pero asegurndose que el tiempo de encendido de los leds no pase de unos milisegundos por vez para evitar su envejecimiento prematuro. Tambin hay que prestar atencin al consumo de corriente total, y posiblemente cambiar los transistores BC327 por BC640, capaces de manejar corrientes mas elevadas. Por ultimo, la placa mas sencilla, pero a la vez mas laboriosa desde el punto de vista constructivo es la pantalla propiamente dicha, ya que esta formada por 224 diodos LEDs. Esta placa recibe las seales de control provenientes de la placa de video mediante pines de bronce que le otorgan
soporte mecnico y elctrico simultneamente, y mediante 7 pequeos cables que son los encargados de seleccionar la fila que vamos a iluminar.
NOTA IMPORTANTE: En el esquema no figura la conexin del PIN 9 (RESET) del 74HC164N a +V, aunque si est contemplado en el diseo del PCB. Ese pin DEBE estar a +V para que el circuito funcione.
El cable plano
Para enviar los datos desde la placa de control a la placa de video se utilizo un cable plano de 10 vas, con fichas en los extremos muy parecidas a las empleadas para conectar unidades de CD-ROM dentro de la PC, pero ms pequeas. Hay que tener cuidado que al armar el cable las fichas no queden invertidas, y las seales de un extremo terminen siendo un espejo de las aplicadas en el otro. Dado que los conductores de este cable son muy delgados, para evitar problemas se utilizaron dos cables de ms seccin para llevar los 5V de alimentacin hasta esta placa. Hay que tener en cuenta de conectarlos con la polaridad correcta para evitar destruir algn componente.
Lista de componentes
1 porta fusible y fusible de 1 A. 1 transformador de 220V a 6V, 1 A. 1 puente de diodos de 1 A 1 regulador LM7805 2 capacitores cermicos de 100 nF 2 capacitores cermicos de 22 pF 1 capacitor electroltico de 220uF/16V 1 dip-switch de 4 interruptores en formato DIL 1 diodo 1N4148 1 transistor BC547B 7 transistores BC327 1 cristal de 4 MHz.
ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I 1 resistencia de 33K 1 resistencia de 2K2 4 resistencias de 10K 7 resistencias de 1K5 32 resistencias de 330 ohms 224 leds rojos de 3mm 1 microcontrolador PIC 16F628A
4 Registros de desplazamiento 74HC164N 20 cm. de cable plano de 10 vas y dos fichas 3 borneras de 2 contactos, para circuito impreso Varios: zcalos para los integrados, pines de bronce, circuito impreso virgen de una sola cara.
PCBs
Son necesarias tres placas de circuito impreso para este proyecto, cuyos diseos son los siguientes:
Placa de control.(Descargar en PDF)
Placa de "video".(Descargar en PDF)
Especialidad de Electrnica Industrial turno DIURNO SEPARATA TEORICA PROF. Luis A. Snchez Placa del display.(Descargar en PDF)
Ayuda circuito display 16 segmentos

Hola, estoy intentando hacer un indicador de marchas para la moto y el circuito inicial era con un display de 7 segmentos (este lo han hecho otras personas y funciona perfectamente pero no puede mostrar la N). Yo tengo uno de 16 segmentos y haciendo el circuito en livewire funciona, pero la cosa se complica cuando no consigo hacerlo funcionar en la prctica... El caso que una vez hecho el circuito tan solo se enciende el punto que indica que el display est encendido pero no consigo que marque ningun numero, es posible que no sea compatible el decodificador al ser para 7 segmentos? hay alguna forma de hacerlo funcionar con este decodificador? Os dejo una imagen del circuito y el archivo para el livewire con el original para 7 segmentos y el que no me funciona en la prctica.
Porcierto, el regulador de voltaje que tengo es un 7805UC y si lo conecto como tiene que ir se calienta muchisimo y no da el voltaje que tiene que dar, en cambio si lo conecto con el input en el 2, output en el 3 y gnd en el 1 funciona perfectamente, puede ser que se haya roto o no es normal? Saludos. SEMAFORO SENCILLO
Sistema electrnico de seguridad de zonas expandibles Este sistema electrnico de seguridad tiene la caracterstica de poder expandirse o agregar zonas de seguridad, como notarn en el diagrama, el mdulo de control de zonas est encerrado dentro del sistema sonoro de la alarma, en el cual se indican con las letras A, B y C, los puntos en donde se conectarn los otros mdulos de control de zonas que deseen agregar. Es apto para utilizarse en bancos, fbricas bodegas, oficinas, establecimientos comerciales y casas. El sistema consta de un sistema de monitoreo y, como se mencion anteriormente, pueden agregarse varias zonas de deteccin. Cada zona de deteccin est provisto de un interruptor de circuito cerrado conocido como interruptor de sentido. Los interruptores sentido se fijan en las puertas de los locales y se conecta al sistema de monitoreo. Siempre y cuando se cierran las puertas, los interruptores de sentido tambin estarn cerrados. El sistema de control se puede instalar en un lugar conveniente desde donde sea fcil su operacin. La tensin de alto nivel desde el colector del transistor Q4 se aplica a travs del diodo D10 al pin 5 de IC1 que acta como la sirena generadora de sonido (UM3561), cuyo pin 2 est conectado a tierra. El resistor R3 conectado entre los pines 7 y 8 del IC1 determina la frecuencia del oscilador incorporado internamente. Como resultado, el IC1 comienza a generar la seal de salida de audio en el pin 3. La tensin de salida de IC1 se amplifica an ms por el par Darlington integrado por los transistores Q1 y Q2. La amplificacin de salida del par de Darlington impulsa el cono de LS1 cuyo volumen de produccin puede ser controlado por el potencimetro VR1. El capacitor C1 acta como un filtro para evitar pulsos no deseados. Te recomendamos vistar el sitio original para que veas otras configuraciones del sistema electrnico de seguridad.
Lista de componentes
Capacitores:
C1: 100 F. electroltico C2: 10 F. electroltico Resistores: VR1: 10 K potencimetro.
Semiconductores Q1: BEL187 transistor tipo NPN. Q2, Q3: BC548 transistores tipo NPN. Q4, Q5: BC558 transistores tipo PNP. IC1: UM3561
R1: 220 R2: 220 K R3: 4.7 K R4: 10 K potencimetro. R5, R6: 100 R7: 10 K
D1: 1N007 LED1: Led color rojo. Otros LS1: Bocina de 8 y 1 vatio. SW1: interruptor de 1 polo 1 posicin para encendido y apagado. SW2, SW4: Pulsadores normal abierto (el SW4 es para reset) SW3: interruptor deslizable para encendido y apagado (on/off). B1: 2 bateras de 1.5 voltios o una fuente regulada de 3 voltios.
Fuente original (en ingls): ELECTRONIC SECURITY SYSTEM Fragmento del texto original en ingls: The system comprises a monitoring system and several sensing zones. Each sensing zone is provided with a closed-loop switch known as sense switch. Sense switches are fixed on the doors of premises under security and connected to the monitoring system. As long as the doors are closed, sense switches are also closed. The monitoring system can be installed at a convenient central place for easy operation.
Tableta de circuito impreso Tabletas de circuito impreso
NOTA: este circuito est probado en un simulador de circuitos electrnicos, no fsicamente. Alarma electrnica para cubrir cinco zonas
Este es un sistema de alarma muy completo con 5 zonas independientes adecuadas para una oficina pequea o un entorno familiar. La misma utiliza 3 circuitos integrados CMOS y dispone de una entrada programada para salida y entrada, 4 zonas de alarma de accin inmediata y un botn de pnico. Existen indicadores de armado para cada zona en los cuales se utilizan diodos emisores de luz (LEDs). Cada zona utiliza un contacto normalmente cerrado. Estos interruptores pueden ser micro o contactos de alarma estndar (generalmente de interruptores de caa). Interruptores adecuados se pueden comprar en las tiendas de alarmas y los ocultas en los marcos de puertas, o bordes de las ventanas. La zona 1 es una zona oportuna que debe ser utilizada como punto de entrada y salida del edificio. las zonas de 2 a 5, actuarn si demora cuando una puerta o ventana sea abierta. El cableado de los interruptores deben de ser con cable coaxial para evitar disparos errneos. C7 y R14 tambin forman supresores transitorios. El SW7 es el encargado de armar y rearmar el circuito. Por razones de seguridad este debe ser el tipo de metal con una llave. FUNCIONAMIENTO: Al encenderlo, C6, se cargar a travs de R11, este acta como el retardo de salida y est previsto para que se active alrededor de 30 segundos. Este tiempo puede ser alterado cambiando el valor de C6 o R11. Una vez que el perodo de tiempo ha transcurrido, se enciende LED6, es decir, el sistema est armado. LED6 puede ser montado en el exterior para proporcionar una indicacin visual de que el sistema de alarma se ha armado. Una vez establecido si se abre cualquiera de los interruptores activar la alarma, incluida la zona 1. Para evitar la activacin de la alarma al entrar en el edificio, se debe de operar el interruptor SW7. Este permite que C6 se descargue y desactive la alrma. El interruptor de pnico, cuando se pulsa, disparar la alarma cuando se establece. Clic en la imagen para verla en tamao real.
Lista de componentes Capacitores: C1, C2, C3, C4, C5: 100 nF. cermico C6: 100 F. electroltico C7: 1 F. electroltico Resistores: R1, R3, R5, R7; R9, R14: 100 K R2, R4, R6, R8, R10: 1 K R3, R6: 220K R11: 22 K potencimetro. R12: 1 K R8: 2.2K R13: 10 K
Semiconductores Q1: 2N3904 IC1: 4050B CMOS IC2: 4072B CMOS IC3: 4082B CMOS LED1 a LED6: Leds color rojo D1, D2, D3: 1N4148 D4: 1N4001 Otros RL1: Relevo o rel para 9 o 12 voltios con bobina no mayor de 100 mA. de consumo. SW1, SW7: interruptor de 1 polo 1 posicin SW2, SW3, SW4, SW5, SW6: Pulsadores normal cerrado B1: 6 bateras de 1.5 voltios o una fuente regulada de 12 voltios 1 clip para la batera de 9 voltios. BZ1: timbre o sirena.
I will finish this page with a motor reversing circuit.
This circuit uses 4 relays and 3 push buttons for Stop, Forward and Reverse control of a DC motor. RLD has just one changeover contact whereas RLA, RLB and RLC have 2 CO contacts each. Basically RLD will stop the motor, RLA latches the motor in a forward direction and RLB latches the motor in the opposite direction, whilst RLC and its contacts provide the reversing for the motor. This circuit is quite messy and it is common practice to see the relay coil and its associated contacts separated some distance in the actual schematic.
The following circuit is identical (electrically) and you should now be able to see that the circuit uses the conventional naming rules of switches and contacts in this article. Aqu te presento 2 alarmas con laser, la No. 1 tiene un alcance de 300 metros, en tanto la No. 2 tiene 1 Km., esto se debe a que tiene a diferencia de la 1, 2 transistores en configuracin darlington (TR1 y TR3). Adems los resistores R1 y R2(potencimetro) tienen un valor distinto que la No. 1, el resto de los componentes son exactamente iguales. En el caso que la luz sea muy fuerte se deber proteger la fotocelda con un tubo negro y que solo reciba la luz adecuada. Para distancias largas (Alarma 2) se deben de usar lentes para guiar hacia la fotocelda la luz que operar la alarma.
Lista de componentes Capacitores: C1: 100 F. 25V C2: 220 F. 25V. Resistores: R1: 100K (para la de 1 km. 4.7 M) R2: 2.2M (pot.) (para la de 1 km. 1 M R3: 47K R4: 1K R5. 330 Semiconductores: IC1: 555 TR1-TR2-TR3: BC548 D1: 1N4002 Otros: LDR1: FR-27 o equiv. K1: Relevo de 6 12V LASER de 1.0 mW. modelo 4300097
Tabletas de circuito impreso alarma lser Tabletas de circuito impreso para alarmas laser
Tableta de circuito impreso para alarma laser 2
Alarma de aproximacin
El sensor puede ser un pedazo de metal, este se conectar al circuito con cable coaxial, el blindaje del coaxial se conectar a una malla ( formando una especie de antena parablica rectangular ), estas partes formarn una especie de capacitor. La malla debe conectarse a tierra fsica para que sea mayor el rea de detecccin. Tambin lo puedes hacer tal como se muestra el sensor en el circuito.
Lista de componentes Capacitores: C1: 1 pF. 25V C2: 47 nF. 25V. C3: 100 F. 25V. Resistores: P1: 100k R1: 3.9K R2: 47K (pot.) R3: 47K R4: 180 ohmios R5. 47K R6: 1K Semiconductores: IC1: 741 Q1: MPF102 Q2-Q3: BC548 Z1: 2.7V 400 mW. Otros: Bocina de 8 ohmios Tableta de circuito impreso Tableta de circuito impreso alarma de aproximacin Tableta de circuito impreso para alarma de aproximacin
Alarma de papel de aluminio Aqu tienes una alarma de papel de aluminio, misma que se activar cuando se abra el circuito, o mejor dicho se rompa el papel de aluminio, puede ser til para proteger ventanas o cualquier rea con vidrios ( cristales ). Los interruptores S1 y S2, los cuales van conectados en serie con el papel de aluminio deben de estar normalmente cerrados, estos los puedes colocar en puertas. Cuando se activa la alarma la puedes desactivar abriendo S1(normalmente cerrado).
Para ajustar la alarma necesitaras un voltmetro o multmetro en 10V corriente directa y conectarlo a travs del resistor de 1K, agre el circuito, puede ser S1 S2 y ajusta el potencimetro de 500K hasta que el voltmetro indique 1 voltio. El timbre deber sonar antes que el voltmetro indique 1 voltio, si esto no sucede habr que revisar el circuito y verificar que todos los componentes esten conectados correctamente.
Lista de componentes Capacitores: 47 F. 16V Resistores: Potencimetro de 500K Resistor de 1K Semiconductores: Transistor HEP 53 SCR HEP R110 Otros: Timbre para 6 voltios Este circuito no cuenta con tableta de circuito impreso. Tabletas de circuito impreso Alarma para el picaporte Para los que gustan de ensamblar alarmas electrnicas, aqu les presento esta. Esta alarma empezar a sonar en el momento que alguien toque el picaporte de la puerta. COMO FUNCIONA: El transistor 2N3394 es un oscilador que est conectado al picaporte a travs del "terminal", Toda vaz que este transistor oscile, su salida de energa rectificada mantendr el paso de energa casi a un potencial de tierra. Si por el contrario, alguien toda el picaporte, la capacitancia que hay en su mano deja sin funcionamiento el oscilador y, al hacerlo, permite el paso de voltaje que se aplica al transistor desde el mencionado paso SCR1; SCR conduce entonces energa y el timbre empieza a funcionar inmediatamente. El timbre dejar de sonar cuando se abra el disyuntor de reconexin.
Este circuito no cuenta con tableta de circuito impreso Tabletas de circuito impreso Alarma ultrasnica
El intruso en ningn momento sabr que ha activado una alarma, te presento esta alarma ultrasnica. Esta alarma, puede decirse que es de uso mltiple ya que puede usarse como alarma contra intrusos, contra incendios u otro sistema de proteccin que se te ocurra. En que consiste esta alarma? Est conformada por un transmisor, mismo que emite un haz ultrasnico, este haz es enviado al receptor, el haz se transmite a una frecuencia de 25 Khz. Puede decirse que esta alarma es semejante a una que se opera con una fotocelda y un haz de luz, con la obvia ventaja que la primera no es perceptible por el ser humano. Dos transconductores, los cuales van, uno en el transmisor y otro en el receptor, son los encargados de enviar y recibir el sonido ultrasnico, estos pueden colocarse a una distancia mxima de unos 50 pies. Vale decir que hasta la turbulencia del aire generado por un incendio podra activar la alarma. COMO FUNCIONA: El transmisor consta de un circuito oscilador (Q1) el cual activa directamente al transconductor de salida conectado a los terminales A y B. La bobina L1 y el capacitor C4 forman un tanque de resonancia sintonizado a 25 Khz. , la realimentancin de la bobina a la base del Q1 mediante el C3 ayuda a mantenenr las oscilaciones. El resistor R5 aisla al transconductor del circuito sintonizado e impide que las variaciones en el transconductor y en la capacitancia de su cable afecten en exceso el funcionamiento del oscilador. El receptor est conformado por los transistores Q2 a Q6, este capta la seal del transconductor de entrada, la amplifica y activa el relevo K1. Los transistores Q3 y Q4 son etapas de un amplificador de emisor comn de tipo convencional. El potencimetro R12 acta como control de nivel y sensibilidad. El transistor Q5 hace el trabajo de seguidor de emisor proporcionando la impedancia de baja salida necesaria para activar el rectificador multiplicador de voltaje de media onda, el cual lo forman los diodos D1, D2, C12 y C13. Se usa el voltaje resultante de corriente continua para conectar al Q6. El transistor Q6 es el encargado de activar el relevador de la alarma. El interruptor S2 debe de ser colocado en posicin de reajuste (cerrado) antes de que el sistema pueda funcionar: con el interrupotr en esta posicin, el relevador se abrir y se cerrar cada vez que el haz de sonido sea interrumpido. Toda vez que el relevador est abierto o conectado, debe de noverse el interruptor a la posicin funcionamiento. Los contactos J y H del relevador seguirn completando el circuito del relevador para mantenerlo conectado hasta que el haz sea interrumpido. Cuando el haz se interrumpe m}, el relevador abre. El relevador no se cerrar an se haya restaurado el haz, manualmente se debe colocar el interruptor a la posicin de reajuste. Ahora procedemos a conectar los cables a los puntos A a M. Deben de ser cables de 8 pulgadas de largo. Trenzar los cables entre si como sigue: A y B; C y D; E, F y G; K, L y M; y J, H, N. Clic en la imagen para verla en tamao real.
El diagrama a la derecha har sonar la alarma si se cortan los cables, se conectan en cortocircuito, o bien, si se agota la pila. Lista de componentes Capacitores: C1,C5: 100 F. 15 V. (electroltico) C2: 30 F. 15 V. (electroltico) C3, C7, C9, C11: 0.05 F. (cermico) C4: 0.0003 (poliestireno de 5%) C6, C8, C10: 0.01 F. 50 V. (cermico) C12, C13, C14: 5 F. 15 V. (electroltico) Diodos: D1, D2: 1N34 (NTE 109) D3, D4: PIV 50 V. (NTE 197) Transistores: Q1, Q6: Transistor 2N3706 (NTE 85) Q2, Q3, Q4, Q5: 2N3708 (NTE 199) Resistores: Todos a 1/2 vatio R1, R4, R6: 470 ohmios R2: 47K R3: 4.7K R5:, R18: 1K R7, R11, R15: 100K R8, R16: 10K R9, R13: 27K R10, R14: 2.2K R12: 10K (potencimetro) R17: 15K R19: 4.7K R20: 15 ohmios (se debe de experimentar con otros valores) S1, S2: Interruptor de palanca miniatura 1 polo l posicin T!: Transformador 115 V. para el primario y 20 para el secundario 1 A. Otros: I1: Luz piloto nen con resistor integrado K1: Relevador de 6 voltios 100 mA. K2, K3: Relevadores de 6 12 voltios L1: Inductor variable de 15 a 15 mH, con derivacin de 10%
M1: Voltmetro de 0.15 voltios C.D. Este circuito no cuenta con tableta de circuito impreso.
Tableta de circuito impreso alarma ultrasnica Tableta de circuito impreso alarma ultrasnica Esta alarma tiene la ventaja de ser ultrasnica, es decir, no puede ser oida por el ser humano. Se acciona cuando alguien interrumpe la seal emitida por el transmisor, misma que es recibida por el receptor; cuando esto sucede, se activa el relevo y la alarma emite su seal de alerta.
ALARMA CONTRA INCENDIOS Posee un interruptor que muy sensible a la temperatura. Este interruptor sensible a los cambios de temperatura posee esa sensibilidad gracias a la configuracin de Q1 y Q2; que estn configurados en Darlington para la eficacia en la conmutacin. A temperatura ambiente normal el diodo de germanio D1, tiene una resistencia de unos 10K (10 kilo ohmios). Como resultado, el par de Darlington, Q1 y Q2 mantiene la terminal del nodo del diodo D2 a un potencial de tierra. En consecuencia, el transistor 3 no recibe polarizacin de base y por lo tanto el relevo RL1 (rel) no est activado. Pero cuando la temperatura aumenta, la resistencia del diodo D1 disminuye considerablemente, lo que resulta en el corte del par Darlington, poniendo a conducir al transistor Q3 a travs de la resistencia R2 y el diodo D2 y el diodo D2. Esto da como resultado, que el relevo RL1 dinamiza y enciende la alarma. El Potencimetro VR1 se puede ajustar a la sensibilidad requerida. Este sencillo circuito se puede utilizar como un indicador de sobrecalentamiento, alarma de incendio, o puede ser usado en un circuito de temperatura constante para encender un
ventilador, etc. etc. OBSERVACIN: El diodo D1 que acta como sensor debe ser del tipo de germanio no de silicio.
Lista de componentes Capacitores: Este circuito no cuenta con capacitores. Semiconductores: Integrado 4011 Q1, Q2: 2N3904 o BC548, si usan estos ltimos, tomar en cuenta la posicin de la base, colector y emisor. Q3: SL100 D1: 0A79 D2, D34: 1N4148 Resistores: VR1: 1M potencimetro R1: 100K R2: 1K Otros: BZ1: Timbre o sirena, aunque en el diagrama se hace referencia a un Buzzer (Zumbador) RL1: Relevo (relay, rel) para 12 voltios y con 200 en la bobina. Tableta de circuito impreso Tabletas de circuito impreso NOTA: este circuito est probado en un simulador de circuitos electrnicos, no fsicamente. Circuitos Electronicos Alarma contra incendios Alarma Tableta de circuito impreso alarma contra incendios Tableta de circuito impreso para alarma contra incendios Prevenir cualquier accidente uno de ellos, los incencios, es de vital importancia para el ser humano, ya que esto deja como consecuencia, prdidas materiales y en el peor de los casos, la muerte. Hoy les ofrecemos el circuito impreso de una alarma contra incendios, usa como sensor de temperatura un diodo de germanio, transistores en configuracin Darlington, lo que hace de que este circuito sea muy sensible.
Running Message Display Circuit Diagram

Light emitting diodes are advantageous due to their smaller size, low current consumption and catchy colours they emit. Here is a running message display circuit wherein the letters formed by LED arrangement light up progressively. Once all the letters of the message have been lit up, the circuit gets reset. The circuit is built around Johnson decade counter CD4017BC (IC2). One of the IC CD4017BEs features is its provision of ten fully decoded outputs, making the IC ideal for use in a whole range of sequencing operations. In the circuit only one of the outputs remains high and the other outputs switch to high state successively on the arrival of each clock pulse. The timer NE555 (IC1) is wired as a 1Hz astable multivibrator which clocks the IC2 for sequencing operations. On reset, output pin 3 goes high and drives transistor T7 to on state. The output of transistor T7 is connected to letter W of the LED word array (all LEDs of letter array are connected in parallel) and thus letter W is illuminated. On arrival of first clock pulse, pin 3 goes low and pin 2 goes high. Transistor T6 conducts and letter E lights up. The preceding letter W also remains lighted because of forward biasing of transistor T7 via diode D21. In a similar fashion, on the arrival of each successive pulse, the other letters of the display are also illuminated and finally the complete word becomes visible. On the following clock pulse, pin 6 goes to logic 1 and resets the circuit, and the sequence repeats itself. The frequency of sequencing operations is controlled with the help of potmeter VR1. The display can be fixed on a veroboard of suitable size and connected to ground of a common supply (of 6V to 9V) while the anodes of LEDs are to be connected to emitters of transistors T1 through T7 as shown in the circuit. The above circuit is very versatile and can be wired with a large number of LEDs to make an LED fashion jewellery of any design. With two circuits connected in a similar fashion, multiplexing of LEDs can be done to give a moving display effect
Running Message Display Circuit Diagram

Separ 4 Sem Todo Digitales

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Separ 4 Sem Todo Digitales

Caricato da

Copyright:

Formati disponibili

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

(*) O lo que permita el tiempo de propagacin admisible

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

EL CIRCUITO TIMMER LM 555

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

Y el ciclo til o duty cycle D se define asi

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

Los Pulsos de reloj.

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

Si RT= 100K CT = 100 uF Tmax=255x100x10 x100x10 Tmax=2550 seg.

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

El latch con NAND

El latch con NOR

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

Tenemos un cuadro con varios integrados ver figura 47

REGISTROS DE DESPLAZAMIENTO (shift registers)

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

CI que contienen Registros

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

En la siguiente tabla se ve contadores sincronicos

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

Tenemos en las siguiente figuras contadores BCD en sus diagramas funcionales

CONTADOR CON SALIDAS BCD MULTIPLEXADAS

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

Figura 1 . Esquema descriptivo de una Memoria

Memorias de Acceso Aleatorio RAM

TIPOS DE MEMORIAS RAM

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

MEMORIA SRAM MCM6264C

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

EEPROM (Electrically Erasable Programmable Read Only Memory)