CIRCUITOS SEQENCIAIS

Os circuitos lgicos dividem-se em 2 categorias ou grupos: circuitos combinacionais (abordados at agora) e circuitos seqenciais (sero abordados a partir de agora). O Bloco bsico de um circuito combinacional a porta lgica, e nos circuitos seqenciais o flipflop ou latch (circuito biestvel). A principal vantagem (funcionalidade) dos circuitos seqenciais a caracterstica de memria. Os latches ou flip-flops so formados por portas lgicas (NAND ou NOR). A interligao de flip-flops resulta em circuitos lgicos seqenciais para armazenamento de dados, temporizao, contagens e sequenciamento. (Tokheim) Circuitos lgicos combinacionais so aqueles em que os resultados das sadas dependem unicamente dos valores das variveis de entrada.

Variveis de entrada

Circuito Combinacional

Sadas

Circuitos lgicos seqenciais so aqueles que possuem uma realimentao das sadas para as entradas, denominada ESTADO INTERNO, fazendo com que as condies ATUAIS da entrada e do estado interno determinem a condio FUTURA da sada. (Loureno et al.)
Circuito Sequencial Variveis de entrada

Sadas Circuito Combinacional

estado interno

Antes de entrarmos no estudo dos flip- flops, vamos definir algumas nomenclaturas a serem utilizadas. Os flip-flops possuem entradas normalmente chamadas de SET e RESET (ou CLEAR) e sadas Q (Quit) e Q . A entrada SET tem a funo de ligar (setar) o flip-flop (Q=1 e Q =0) e a entrada RESET (ou CLEAR) tem a funo de desligar (ressetar ou limpar) o flip-flop (Q=0 e Q =1). As sadas estaro normalmente em estados inversos (Q=1 e Q =0 ou Q=0 e Q =1). A sada Q conhecida como sada normal e a sada Q como sada negada (ou invertida). Quando se fala em ligar (SETAR) ou desligar (RESSETAR) um F/F, estamos nos referindo a sada Q (sada normal).

LATCHES RS O latch RS (RESET / SET), ou SR (SET / RESET), ou ainda SC (SET / CLEAR) o circuito seqencial mais bsico possvel. Estes circuitos podem ser implementados utilizando apenas 2 portas NAND ou NOR. A seguir ser analisado o funcionamento dos latches RS com as portas NOR e NAND.

Latch RS com NOR

R 0 0 1 1

S 0 1 0 1

Q Qa 1 0 0

Q Qa

Comentrio No altera as sadas SET RESET Q = Q contradio

0 1 0

Obs: Qa = estado anterior da sada Para setarmos (ligar) o latch, devemos ativar a entrada SET (S=1) e deixar a entrada RESET desativada (R=0). Para ressetarmos (desligar) o latch devemos ativar RESET (R=1) e desativar SET (S=0). Caso nenhuma entrada seja ativada (R=0 e S=0), as sadas no se alteram, permanecendo no ltimo estado em que estavam antes desta situao. Ou seja, se fizermos R=0 e S=0, e antes o latch estava ligado (Q=1), permanecer ligado e se estava desligado (Q=0) permanecer desligado. Existe uma situao possvel de acontecer com as entradas, porm indesejada, que a situao de CONTRADIO. Esta contradio j ocorre quando nas entradas so aplicados nveis lgicos altos em R e S. Se ambas as entradas forem 1, estaremos informando ao latch que queremos ligar e desligar ao mesmo tempo. Porm, caso isto ocorra as sadas Q e Q assumiro os valores 0, o que caracteriza nova contradio, pois se que Q o inverso de Q , ento nunca deve riam ser iguais. No latch RS com NOR, caso analisemos apenas a sada Q, caso R=S=1, a sada do latch ser 0 (desligado). Caso o latch esteja na situao R=S=1 (Q= Q =0) e as entradas R e S retornarem ao mesmo tempo para 0 (R=S=0), as sadas tero um estado imprevisvel, portanto R=S=1 dever ser evitado. Por serem ativadas com nvel lgico alto, as entradas R e S de um latch com NOR so chamadas de entradas ativas altas.

Simbologia

R
LATCH

Q Q

S
LATCH

Q Q

EXERCCIO 1 - Utilizando um latch com NOR, botes e resistores, implemente um circuito que tenha um boto de liga e outro de desliga.

Latch RS com NAND O latch com NAND, tem a mesma funo do latch RS com NOR, ou seja um circuito que possui pelo menos 2 entradas (uma que liga e outra que desliga) e normalmente 2 sadas (Q e Q ), porm existem algumas diferenas no comportamento, conforme pode-se ver a seguir.

S
0 1 0 1

Q 1 0 1 Qa

Comentrio
Q = Q contradio

0 0 1 1

1 1 0 Qa

RESET SET No altera as sadas

Para ativarmos R ou S , devemos aplicar nvel lgico baixo nas entradas SET e RESET. No latch com NAND estas entradas so ativas baixas. Fazendo R =0 e S =1 desliga-se (RESET) o latch e fazendo S =0 e R =1 liga-se (SET). Caso ambas as entradas ( R e S ) fiquem em nvel alto, as sadas no se alteram, permanecendo no ltimo estado anterior vlido (SET ou RESET) (Q=1 e Q =0 ou Q=0 e Q =1). A situao de CONTRADIO ocorrer quando aplica-se nvel baixo em ambas entradas R e S , ou seja, a tentativa de ligar e desligar ao mesmo tempo resultar em Q= Q =1. Analisando apenas a sada normal (Q), nesta situao o latch ficar ligado (Q=1).

Simbologia

R
LATCH

Q Q

R
LATCH

Q Q

R
LATCH

Q Q

Para representar o F/F RS com NAND, pode-se utilizar outra forma:

EXERCCIO 2 - Utilizando um latch com NAND, botes e resistores, implemente um circuito que tenha um boto de liga e outro de desliga.

EXERCCIO 3 - Complete as formas de onda das sadas dos latches RS Bsicos, montados com as seguintes portas:
a) NAND's R R b) NOR's

Exemplo: Uso de latch RS como eliminador de repique de chaves

Set "1"
+Vcc

R R

"0" Reset

EXERCCIO 4 - Implemente um eliminador de repique com portas NORs.

Latch RS com Preset e Clear

PR S Q

Simbologia:

R PR Q
LATCH

R CLR
S X X X 0 0 1 1 R X X X 0 1 0 1
PR

S CLR Q

CLR
0 1 0 1 1 1 1

Q 1 1 0 Qa 1 0 1
4

Comentrio
Q = Q contradio

0 0 1 1 1 1 1

1 0 1 Qa 0 1 1

Preset Reset No altera as sadas Reset Set Q = Q contradio

EXERCCIO 5 Implemente um latch RS com Preset e Clear usando portas NORs. Mostre a simbologia e apresente a tabela.

EXERCCIO 6 Dados os circuitos baixo explique o comportamento das sadas em funo das entradas. a) b)

E1 E2

E1 E2

E3 E4
c) d)

E3 E4

E1 E2

E1

E3
e) f)

E2 E3

E1

E1 E2

E2 E3

E3

Latch RS Controlado ( com NANDs )

S Q
Simbologia:

R
Q R

Q
LATCH

E S

E 1 1 1 1 0

S 0 0 1 1 X

R 0 1 0 1 X

Q Qa 0 1 1 Qa

Q Qa

Comentrio No altera as sadas Reset Set Q = Q contradio No altera as sadas

5

1 0 1
Qa

Obs.: Quando o enable for zero, no ocorre alteraes nas sadas mesmo que as entradas variem.

EXERCCIO 7 - Imple mente um latch RS controlado utilizando portas NOR e faa a tabela.

EXERCCIO 8 - Complete as forma de onda das sadas de um Flip-flop RS controlado, a partir das entradas En, S e R. Considere que o F/F utiliza portas NANDs.

En

Latch D Transparente
Neste latch nunca ocorrer o estado proibido ( Q = Q ), pois as entradas RS estaro sempre com nveis lgicos contrrios.

D Q

D 0 1 0 1

E 0 0 1 1

Q Qa Qa 0 1

Q Qa Qa

Observaes Sada inalterada Sada inalterada Sada Q = D Sada Q = D

1 0

Um latch D transparente pode ser utilizado para guardar uma informao de 1 bit. Simbologia:

D
LATCH

EXERCCIO 9 - Implemente um latch D utilizando portas NOR e faa a tabela.

PRTICA 01 Monte um latch RS utilizando portas NAND. PRTICA 02 Monte um latch RS controlado utilizando portas NAND. PRTICA 03 Monte um latch tipo D transparente utilizando portas NAND.
6

FLIP-FLOP RS Disparado por Borda

S Q Clk R
Detector de transio (borda)
Detector de borda

Clk

CLK

Clk

CLK

Clk

Clk

Clk CLK
t

Clk CLK
t

t s (tempo de setup ou tempo de preparao) tempo em que as entradas devem ficar estveis antes da borda do sinal de clock. t h (tempo de hold ou tempo de manuteno) tempo em que as entradas devem permanecer estveis aps a borda do sinal de clock. t s min e t h min alguns nanosegundos.

FLIP-FLOP JK Disparado por Borda A diferena entre o flip- flop RS disparado por borda e o F/F JK disparado por borda que no F/F JK no existe a situao ambgua (R=S=1 ? Q= Q =1)

J Q Clk
Detector de borda

Q K
Clk J 0 0 1 1 K 0 1 0 1 Q Qa 0 1 Qa
Q Qa

Observaes No altera sadas RESET SET Complementa as sadas

1 0 Qa

J = K = 1 ? Toggle mode (modo de comutao)

7

Simbologia

J K

Q Clk F/F Q

J K

Q Clk F/F Q

EXERCCIO 10 A partir das entradas J, K, Clk de um F/F JK Mestre- Escravo, complete as formas de onda nas sadas Q e Q .

Clk

Clk

FLIP-FLOP JK Disparado por Borda com Preset e Clear

PR J Q Clk
Detector de borda

Q K CLR
PR 0

CLR 0
1 0 1

Q 1 1 0 ?

Q 1

Observaes Q = Q proibido (contradio) PRESET CLEAR Depende das outras entradas (J, K e Clk)

0 1 1 Simbologia:

0 1 ?

PR

PR

Clk F/F K CLR Q

Clk F/F K CLR Q

EXERCCIO 11 - A partir das entradas J, K, Clk, PR , CLR de um F/F JK Mestre-Escravo com Preset e Clear, complete as formas de onda nas sadas Q e Q .

PR

CLR

Clk

Clk

D 0 1

Q 0 1

Q 1 0

Observaes Sada Q = D t Sada Q = D

t

EXERCCIO 12 - Implemente um circuito que ligue a sada quando um boto for pressionado, e desligue quando for pressionado novamente.

FLIP-FLOP D com Clock

D Clk
Detector de borda

Simbologia

D Clk

J K

Q Clk F/F Q

D F/F Clk

D Clk

J K

Q Clk F/F Q

D F/F Clk

FLIP-FLOP T
10

T Clk
Detector de borda

Clk

T 0 1

Q Qa
Qa

Q Qa

Observaes No altera sadas Complementa as sadas

Qa

Simbologia

T Clk

J K

Q Clk F/F Q Q Clk F/F Q

T F/F Clk

T Clk

J K

T F/F Clk

Flip-Flop D com Preset e Clear

T
D J PR Q

PR

Clk F/F K CLR Q

Clk F/F K CLR Q

Flip-Flop T com Preset e Clear

Outras consideraes sobre Flip- flops S, R, J, K so entradas de controle sncronas. Preset ou S D (Set Direto), Clear ou RD (Reset Direto) so entradas de controle assncronas. A entrada de Clock pode ser abreviada das seguintes formas: Clk, CK ou CP.

PRTICA 04 Utilizando CI com F/F JK, monte um circuito que inverta o estado da sada a cada pulso dado, funo semelhante ao exerccio 11.

11

CIs Flip-flops JK

CI 7476

CI 74112

________________________________

12

A
S1 Q J K
+Vcc

B
S0 Q J
+Vcc

S1 Q J K

+Vcc

S0 Q J

+Vcc

F/F Clk
Q
Clk

F/F Clk
Q K

Clk

F/F Clk
Q
Clk

F/F Clk
Q K

Clk

S0

S0

S1

S1

C
+Vcc +Vcc

D
+Vcc +Vcc

J K

J K

F/F Clk
Q S1
Clk

F/F Clk
Q K

Clk

F/F Clk
Q S1
Clk

F/F Clk
Q K

Clk

S0

S0

S0

S0

S1

S1

E
S1
+Vcc

F
S0
+Vcc

S1
+Vcc

S0 Q J

+Vcc

J K

J K

F/F Clk
Q
Clk

F/F Clk
Q K

Clk

F/F Clk
Q
Clk

F/F Clk
Q K

Clk

S0

S0

S1

S1

G
Q J K

+Vcc

H
+Vcc

+Vcc

+Vcc

J K S0

F/F Clk
Q S1
Clk

F/F Clk
Q K

Clk

F/F Clk
Q S1
Clk

F/F Clk
Q K

Clk

S0

S0

S0

S1

S1

Frmula para a determinao do sentido de contagem

13

Convenes:

Clock: = 0 = 1

Sada:

Q = 0 Q = 1

Acoplamento: Q Clock = 0 Q Clock = 1

Frmula:

Sentido de Contagem = Clock Sada Acoplamento

Sentido de contagem = 0 REGRESSIVO = 1 PROGRESSIVO

Se o F/F utilizado for sensvel borda de descida: Sentido de Contagem Ento: = 1 ( Sada Acoplamento )

Acoplamento = Sada Progressivo Acoplamento Sada Regressivo

Se o F/F utilizado for sensvel borda de subida: Sentido de Contagem Ento: = 0 ( Sada Acoplamento )

Acoplamento = Sada Regressivo Acoplamento Sada Progressivo

EXERCCIO 13 Implemente os seguintes contadores assncronos, desenhando a forma de onda da ltima sada: a) Contador mdulo 8 progressivo assncrono. b) Contador mdulo 8 regressivo assncrono. c) Contador mdulo 16 progressivo assncrono. d) Contador mdulo 16 regressivo assncrono. e) Contador mdulo 10 (09) progressvo assncrono. f) Um contador mdulo 10 (90) regressivo assncrono.

EXERCCIO 14 Implemente os seguintes circuitos divisores de freqncia: a) Circuito divisor de freqncia por 10. Obs.: 10 ; 2 e 5 ; 5 e 2 . b) Circuito divisor de freqncia por 60.

7493 - Contador Binrio de 4 bits

14

Pode-se representar o Contador 7493 atravs de um bloco lgico como o mostrado abaixo:

EXERCCIO 15 - Utilizando o Contador 7493, implemente os seguintes circuitos: OBS.: Faa a forma de onda da ltima sada. a) b) c) d) e) f) g) h) i) j) k) l) m) Contador mdulo 16; Contador mdulo 8; Contador mdulo 12; Contador mdulo 13; Contador mdulo 25; Contador mdulo 325; Divisor por 8; Divisor por 2; Divisor por 10; Divisor por 60; Contador BCD mdulo 100 ( 00 99 ); Contador Binrio mdulo 100; Circuito que receba na entrada 2048 KHz e entregue na sada 8 KHz .

PRTICA 05 Monte os seguintes circuitos abaixo: a) b) c) d) Contador mdulo 16 Contador mculo 12 Contador mdulo 100 (binrio) Contador mdulo 100 BCD

7490 - Contador de dcada (BCD)

15

7493

CKB R0(1)

CKA NC QA QD GND QB QC

7490

7490
SIMBOLOGIA:

R0(2) NC Vcc R9(1) R9(2)

EXERCCIOS 16 - Utilizando o Contador 7490, implemente os seguintes circuitos: a) b) c) d) e) f) g) h) i) j) Contador mdulo 10; Divisor por 10. Faa a forma de onda da ltima sada; Divisor por 10 com a sada em razo marca espao 1:1. Faa a forma de onda da ltima sada; Contador BCD mdulo 60; Contador BCD mdulo 24; Contador BCD mdulo 100; Divisor por 5. Faa a forma de onda da ltima sada; Divisor por 2. Faa a forma de onda da ltima sada; Divisor por 45. Faa a forma de onda da ltima sada; Implemente um relgio digital com horas (0 a 23), minutos e segundos.

PRTICA 06 Monte os seguintes circuitos abaixo: a) Contador mdulo 10 b) Contador BCD mdulo 60 c) Contador BCD mdulo 24 d) Um Relgio Digital com horas, minutos e segundos

TEMPORIZADOR 555
Em eletrnica digital, muitas vezes precisamos de circuitos que mantenham sua sada no nvel
16

ativo durante um tempo pr-estabelecido, proporcionando uma temporizao. Tambm e comum necessitarmos de circuitos capazes de gerar pulsos ininterruptos para sincronizao (chamados de pulsos de clock). Estes dois circuitos so chamados, respectivamente, de monoestvel e astvel. O CI 555 pode, dependendo do circuito externo conectado ao mesmo, operar como multivibrador monoestvel ou como multivibrador astvel, entre outras aplicaes. Esta sua versatilidade, aliada a confiabilidade, ao baixo preo e ao pequeno tamanho, faz do 555 um CI extremamente til e popular. Por isso, trataremos do mesmo a seguir. ESTRUTURA INTERNA A estrutura interna para o CI 555 e mostrada abaixo:

+VCC
8

RESET
4

R LIMIAR
6

CLR R R
2

Tenso externa 5 de controle

DISPARO

2 1 comparador

Descarga 7 R
1

SADA

GND
Antes de analisarmos o comportamento do CI 555 como um todo, precisamos ter bem claro o funcionamento de cada um dos seus elementos internos, o que ser feito a seguir:

1 Comparador com Amplificador Operacional * Sempre que a tenso na entrada no- inversora (+) for maior que a tenso na inversora (-), a sada do comparador ser ALTA. Caso contrrio, a sada do comparador ser BAIXA. COMPARADOR

2 Latch RS * Latch e um dispositivo que tem dois estados estveis (biestvel). Quando um pulso (nvel alto) aplicado na entrada set (S), a sada Q
CLR
17

R S

Q Q

LATCH RS

fica em nvel alto e a sada Q fica em nvel baixo (estado SET do latch). O latch permanece nessa condio mesmo que o nvel alto seja retirado da entrada SET. * Quando um pulso (nvel alto) aplicado na entrada reset (R), a sada Q fica em nvel baixo e a sada Q fica em nvel alto (estado de RESET do latch). O latch permanece nessa condio mesmo que o nvel alto seja retirado da entrada RESET. * CLR (CLEAR-NOT - ativo baixo), quando ativo, resseta o latch (Q=0 e Q =1). CLR tem prioridade sobre as entradas R e S, ou seja, quando CLR est ativo, o latch fica travado no estado de RESET. 3 Inversor Driver * Alm da funo de inversor, tambm tem a funo de excitador (amplificador de corrente). DRIVER

4 Divisor Resistivo * E formado por 3 resistores de mesmo valor. Assim sendo, a tenso no ponto X ser 2/3 Vcc e a tenso no ponto Y ser 1/3 Vcc.

VCC

x y

5 T1 * Com nvel baixo em Q , Tl estar cortado, comportando-se como um circuito aberto. Por outro lado, com nvel alto em Q , Tl, dependendo do circuito externo, poder saturar, comportando-se como uma chave fechada.

Se analisarmos o que foi considerado, veremos que, para a sada do 555 ir a nvel ALTO, necessrio que seja feito um SET no LATCH. Para isto acontecer, o 1 comparador dever entregar nvel alto, o que s ser possvel se a tenso no pino 2 for inferior a 1/3 de Vcc. Portanto, para levar a sada do 555 a nvel alto, a tenso no pino 2 dever ser inferior a 1/3 de Vcc. Por outro lado, para a sada do 555 ir a nvel BAIXO e preciso que seja efetuado um RESET no latch, o que pode ser feito atravs de uma sada alta no 2 comparador, fato que ocorre quando a tenso no pino 6 for superior a 2/3 de Vcc, Portanto, para levar a sada do 555 a nvel baixo a tenso no pino 6 dever ser superior a 2/3 de Vcc. Convm salientar que a tenso de sada do 555 tambm pode ser levada a nvel baixo, a qualquer momento, atravs do PINO 4, pois o CLEAR tambm executa um RESET no LATCH. Obs.: O pino 5 serve para alterar os valores das tenses de referncia (em Eletrnica Industrial, costuma-se utilizar este pino para modulao). Quando no usado para esta funo, normalmente coloca-se um capacitor de 10nF do referido pino a massa, a ttulo de filtro.

O MONOESTVEL O circuito tem esse nome porque, dos dois estados possveis para a sada, um estvel, pois o
18

circuito s sai do mesmo aps receber um pulso de disparo. Uma vez disparado, o circuito passa um certo tempo no seu estado instvel e retorna para o estado estvel. Um circuito desse tipo permite, ento, uma temporizao. No circuito abaixo temos um 555 operando como monoestvel:
+VCC 1K

Sk2

V4

8 1K R 2 6 Sk1 C 1 7

4 3 SADA

V2

555
5 10nF

V6

t V3

O ASTVEL ASTVEL significa NO estvel, ou seja, a sada de um circuito desse tipo fica comutando ininterruptamente de um nvel lgico para o outro, enquanto o mesmo permanecer alimentado. Assim, obtm-se a gerao de uma freqncia em onda retangular, ideal para a sincronizao dos circuitos digitais chamados de seqenciais.

+VCC 1K

Ch
V4

Ra 7 Rb 6 2 C

4 3 SADA
V6 e V2 t

555
5 1 10nF

t V3

CLCULO DOS TEMPOS Sendo a frmula da carga do capacitor dada por

19

5RC t

Vc = V (1 e
onde: Vc = tenso entre os terminais do capacitor V = tenso aplicada R = resistncia da malha de carga C = capacitncia do capacitor temos ao lado o grfico de carga:

t R C

Monoestvel Para o monoestvel, a tenso sobe at 2/3 de Vcc. Ento: Vc = V.(1-e-t/RC) 2/3 Vcc = Vcc.(1-e-t/RC) 2/3 1 = -e 1/3 = -e
-t/RC -t/RC

ln (1/3) = ln e-t/RC ln 1 ln 3 = -t/RC . ln e 0 1,0986 = -t/RC 8t = 1,0986.RC

t 1,1.Ra.C

-1/3 = -e-t/RC

Astvel a) Tempo de Carga Para o astvel, a tenso sobre o capacitor varia de 1/3 de Vcc a 2/3 de Vcc. Como j sabemos que o tempo de 0V at 2/3 de Vcc (tB do grfico) 1,1.RC, basta calcular o tempo de 0V at 1/3 de Vcc e subtrair de 1,1.RC. Ento: Vc = V.(1-e-t/RC) 1/3 Vcc = Vcc.(1-e-t/RC) 1/3 1 = -e-t/RC -2/3 = -e-t/RC ln 2 ln 3 = -e-t/RC 0,6931 1,0986 = -t/RC tA = 0,4055.R.C tcarga = tB - tA = 1,0986.R.C 0,4055.R.C = 0,693.Rcarga .C
tcarga 0,7 R carga C

b) Tempo de Descarga Sendo a frmula de descarga do capacitor igual a

Vc = V0 e
t R C

onde: temos:

V0 = tenso inicial do capacitor Vc = tenso final do capacitor

(1/3) Vcc = (2/3)Vcc.e-t/RC

20

0 0,693 = -t/RC

1/3 = e -t/RC 2/3

tdescarga = 0,693.Rcarga .C
t carga 0,7 R carga C

ln (1/2) = ln e-t/RC ln 1 ln 2 = -t/RC

c) Perodo sendo T = tcarga + tdescarga , temos: T = 0,7.(Ra+Rb).C + 0,7.Rb.C

T = 0,7.(Ra +2.Rb).C

EXEMPLOS DE APLICAO 1 Projete um circuito para, ao ser acionado, manter um LED aceso durante 1 minuto. Resoluo: Por ser um circuito de temporizao, precisamos de um MONOESTVEL. Sabemos que t = 1,1RaC. Como no caso t = 1 min = 60s, temos como incgnitas Ra e C. Basta arbitrar um deles e calcular o outro, como mostrado abaixo: Considerando Ra = 1M, temos: 60s = 1,1 1M C C = 54,5F
C = 56 F

Obs.: Se possvel, deve-se evitar capacitores eletrolticos (grandes fugas). J o resistor no deve ultrapassar 6,67M .
VCC

O resistor em srie com o LED serve para limitar a corrente em um valor que no danifique o LED e que proporcione uma boa intensidade luminosa. Utilizaremos, ento, IL = 20mA. interessante frisar que este valor est dentro da capacidade de corrente de sada do CI 555, que superior a 100mA. Assim sendo, considerando VCC = 12V, RL = (12V-2V)/20mA. RL =500 RL = 510 (comercial)

2 - Projete um circuito para gerar uma freqncia de 1 Hz. Um LED VERDE deve ficar aceso, enquanto a sada estiver em nvel ALTO e um LED VERMELHO deve ficar aceso, enquanto a sada estiver em nvel BAIXO.
21

Resoluo: Como se trata da gerao de uma freqncia, precisamos de um ASTVEL. Sabemos que T = 0,7.(Ra+2Rb).C. Como, neste caso, T = 1s (T=l/f), arbitraremos o valor de 2 componentes e chegaremos ao valor do terceiro: Considerando Ra=Rb=470K, temos: 1s = 0,7.(470k + 2.470k).C
C = 1F

12V

EXERCCIO 17 Projete cada um dos circuitos abaixo: a) Um monoestvel cuja durao de pulso seja de 10s a 2 min. Um LED dever permanecer aceso, enquanto a sada estiver em nvel ALTO. b) Um astvel cuja freqncia varie de 0,5 Hz a 100 Hz. Um LED dever permanecer aceso, enquanto a sada estiver em nvel BAIXO. c) Um monoestvel cuja durao de pulso seja de 3 min. Uma lmpada de 220V/100W dever permanecer acesa, durante a durao do pulso. d) Um astvel para as seguintes freqncias: 1 Hz e 1 kHz. Obs.: Como so somente duas freqncias, NO e necessrio o uso de potencimetro. e) Um circuito para manter um LED piscando durante 1 minuto. f) Um circuito para gerar pulsos de 0,5 Hz que seja compatvel com CIs TTL. g) Um astvel para a freqncia de 1kHz com razo marca-espao = 1:l. h) Um circuito para manter um aquecedor alimentado durante 5 minutos, toda vez que a temperatura da gua de um recipiente baixar de 20 Celsius. i) Um circuito de alarme que ser acionado com a abertura de uma chave. O alarme, quando disparado, dever ficar soando durante 3 minutos. Obs.: Deve estar prevista a possibilidade de desarmar o ala rme antes de transcorridos os 3 minutos. j Um circuito que faa um LED acender automaticamente ao anoitecer. O LED ser desligado atravs de uma chave.

PRTICA 07 MONOESTVEL COM 555 * 1 Objetivo: Mostrar o funcionamento do CI 555 como monoestvel e verificar a sua preciso.
22

Dados o CI 555, resistores e capacitores, monte o circuito de acordo com os valores indicados em cada linha da tabela abaixo e preencha a mesma:
+5V Ch2

tempo calculado

tempo medido

% erro
8 1K

1K

4 3

Ra
2 6

555
5 1 10nF

LED Rled

Ch1

Obs.: VCC pino 8 GND pino 1 * 2 Objetivo: Verificar o funcionamento do terminal RESET. A partir do circuito da figura acima, tendo R= ______ e C= ______ F, a) dispare o circuito e mea o tempo em que a sada fica em nvel alto; b) dispare o circuito e, aps, aplique um pulso de RESET (chave SW2).

Concluses: __________________________________________________________________________ _____________________________________________________________________________________

PRTICA 08 ASTVEL COM 555

+5V

* Objetivo: Mostrar o funcionamento do CI 555 como astvel.

Ra

1K

Ch

Usando Ra= ______ , Rb= ______ , P= ______ e C= ______ F,

P Rb

8 7

4 3

555
5 6 2 C 1 10nF

LED Rled

a) calcule as freqncias mnima e mxima para o circuito dado: b) monte o circuito e observe seu funcionamento, comparando o resultado obtido na prtica com o calculado.

Concluses: ___________________________________________________________________________ _____________________________________________________________________________________ DICAS DE MANUAIS (DATA BOOKS)

23

 sempre interessante analisar detalhadamente o manual com dados do CI em questo, pois, alm das caractersticas do mesmo, o fabricante normalmente apresenta algumas dicas interessantes. Abaixo, temos a cpia de uma pgina do manual da Texas Instruments (Linear Circuits Data Book), onde o fabricante mostra como disparar monoestveis com 555 em seqncia, fazendo o chamado disparo pela borda (no caso, borda de descida).

EXERCCIO 18 A partir da dica do fabricante da Texas, projete um semforo com o seguinte comportamento:
24

- de 20s a 40s (ajustvel) para o vermelho; - de 3s a 5s para o amarelo; - de 20s a 40s para o verde. Obs.: Na passagem do vermelho para o verde, o amarelo NO acende; na passagem do verde para o vermelho, o amarelo acende. CARACTERISTICAS DO CI 555 Criado em 1972 pela Signetics Corporation, e chamado de SE-555 ou NE-555, hoje o CI 555 produzido por diversos fabricantes, sendo que suas caractersticas variam um pouco de fabricante para fabricante. A tabela abaixo mostra a nomenclatura de alguns dos fabricantes para este popular dispositivo: FABRICANTE
Exar Fairchild Intersil Intersil Lithic Systems Motorola National Raytheon RCA SID Texas Instruments Texas Instruments

NOME
XR-555 NE555 SE555/NE555 ICM7555 LC555 MC1455/MC1555 LM555/LM555C RM555/RC555 CA555/CA555C CA555CE/SDA555CE SN52555/SN72555/NE555 TLC555

TECNOLOGIA
bipolar bipolar bipolar MOS bipolar bipolar bipolar bipolar bipolar bipolar bipolar MOS

Tenso de Alimentao Como, dependendo do fabricante, a tenso mnima de alimentado ser de 2 a 5V e a tenso mxima de alimentao estar na faixa de 15 a 18V, conclumos que no teremos problema com nenhum 555, se o alimentarmos com qualquer tenso na faixa de 5 a 15V. Se, no entanto, for indispensvel aliment- lo com outra tenso (3V, por exemplo, caso de circuito alimentado com 2 pilhas), teremos que recorrer ao manual para saber que verses podem ser alimentadas com esta tenso. Corrente de sada Todas as verses bipolares so capazes de fornecer (source current - corrente com sada em nvel baixo) ou drenar (sink current - corrente com a sada em nvel alto) 100mA. Em algumas verses, a corrente de sada mxima chega a 200mA. Nas verses MOS, a corrente mxima drenada e 100mA a corrente mxima fornecida 10mA. Componentes Externos de Temporizao Em funo do transistor interno de descarga, o resistor de temporizao do monoestvel (ou Ra do astvel) no poder ser inferior a 1K . Por outro lado, como a corrente de limiar mxima 0,25 A (verses bipolar), o resistor de temporizao do monoestvel (ou Ra+Rb do astvel) no poder ser superior a 20M para alimentao de +15V e no poder ser superior a 6,67M para alimentao de +5V. No entanto, a preciso fica comprometida com valores superiores a 1M . O capacitor, por sua vez, no poder ser inferior a 1nF. Obs.: Para as verses MOS, o resistor de temporizao pode atingir 100M . Consumo de Corrente em Repouso (valores mximos sem carga) Verso bipolar, alimentao de +5V: 6mA Verso bipolar, alimentao de +15V: 15mA Verso MOS, alimentao de +15V: 120 A

25

CONTADORES SNCRONOS
S2 S1 S0

Q2
Clk

J2 K2
+Vcc

Q1
Clk

J1 K1

Q0
Clk

J0 K0
+Vcc

Q2

Q1

Q0

Clk

Contador mdulo ____ ________________ Sncrono

Clk

S2

S1

S0

Tabela de um Flip-Flop JK Mestre-Escravo J 0 0 1 1 K 0 1 0 1 Q Qa 0 1

Qa

Tabela de excitao de um contador sncrono (sadas em Q)

Qa Q 00 01 10 11
Contador mdulo ___ ____________ sncrono

J 0 1 X X

K X X 1 0

Q2 0 0 0 0 1 1 1 1

Q1 0 0 1 1 0 0 1 1

Q0 0 1 0 1 0 1 0 1

J2

K2

J1

K1

J0

K0

26

Q2 Q1 Q0 00 01 11 10 0 0 2 6 4 1 1 3 7 5

Q2 Q1 Q0 00 01 11 10 0 0 2 6 4 1 1 3 7 5

Q2 Q1 Q0 00 01 11 10 0 0 2 6 4 1 1 3 7 5

Q2 Q1 Q0 00 01 11 10 0 0 2 6 4 1 1 3 7 5

Q2 Q1 Q0 00 01 11 10 0 0 2 6 4 1 1 3 7 5

Q2 Q1 Q0 00 01 11 10 0 0 2 6 4 1 1 3 7 5

EXERCCIO 19 Implemente os circuitos abaixo e faa as formas de ondas das sadas. a) b) c) d) e) Contador BCD progressivo ( 0 a 9 ); Contador BCD regressivo ( 9 a 0 ); Contador que faa a seguinte contagem: 1, 2, 4, 8. ; Contador que faa a seguinte contagem: 0, 1, 3, 7, F, E, C, 8. Contador que faa a seguinte contagem: 3, 6, C, 9.

CONTADOR EM ANEL

Clk

S3

S2

S1

S0

27

CONTADOR JOHNSON

Clk

S3

S2

S1

S0

REGISTRADORES DE DESLOCAMENTO
I
D Clk Q3 D Clk Q2 D Clk Q1 D Clk Q0

Clk

Conversor Srie-Paralelo
S3 I
D Clk Q3 D Clk Q2

S2
D Clk Q1

S1
D Clk Q0

S0

Clk

Conversor Paralelo-Srie
I3 I2 I1 I0

D PR Q3 Clk CL

D PR Q2 Clk CL

D PR Q1 Clk CL

D PR Q0 Clk CL

Clk

28

Sistema de Transmisso de Dados

I3 I2 I1 I0 S3 S2 S1 S0

E Clk Conversor P/S

I Clk Conversor S/P

Clk

4017 - Contador em Anel com 10 canais

Este circuito integrado pertence a famlia lgica CMOS (40XX) Tenso de Alimentao: VDD = 3V a 15V ( VDD = VCC e VSS = Gnd )

Diagrama interno

29

EXERCCIO 20 Utilizando os blocos abaixo, implemente os seguintes circuitos: a) Contador em Anel de 5 canais; b) Contador em anel de 8 canais; c) Um sistema que controle o acionamento de motores. Dever ser acionado 4 motores, 1 de cada vez. Utilize portas lgicas se necessrio.

4 0 1 7

4 0 1 7

4 0 1 7

74192 - Contador BCD Progressivo/Regressivo com Load

QD QC CO BO R L D

QB QA UP DOWN B A

R=1 ? QD = QC = QB = QA = 0 (Reset)
L =0 ? QD = D, QC = C, QB =B, QA = A (Load)

74192
C

PINAGEM

EXERCCIO 21 Implemente os seguintes contadores: a) b) c) d) e) f) g) h) i) j) k) 0 a 9; 9 a 0; 00 a 99; 99 a 00; 00 a 59; 12 a 00; 1 a 12. 59 a 00 23 a 00 90 a 10 progressivo 90 a 10 regressivo
30

SCHMITT TRIGGER
Simbologia:
IN OUT

Schmitt Trigger um circuito que transforma qualquer forma de onda em onda retangular. Circuitos integrados Schmitt Trigger: 7413 (2 NANDs de 4 entradas); 7414 (6 inversores); 74132 (4 NANDs de 2 entradas); 4093 (4 NANDs de 2 entradas); 4106 (6 inversores); 4584 ((6 inversores). Aplicaes:

Exemplo de aplicao: Relgio sincronizado pela rede

Va +5V D
220Vac/60Hz

Vb

6Vac 60Hz

/60
R 1 Hz

Va

t Vb

t
31

EXERCCIO 22 Dados os circuitos abaixo e as formas de onda nas entradas, complete as formas de onda das sadas. a)

A Vcc PCS PCI B Vcc t

C Vcc

S 1

t
b)

A Vcc PCS PCI t Vcc

C Vcc

S 1

t
32

PRTICA 09 SCHMITT TRIGGER 1) Implemente um contador mdulo 100; 2) Usando um potencimetro para gerar sinal de clock, observe o comportamento do contador nos seguintes casos: a)
+5V

CONTADOR MDULO 100

Obs.:_________________________________________________________________________________ _____________________________________________________________________________________ _____________________________________________________________________________________

b)
+5V

CONTADOR MDULO 100

7404

Obs.:_________________________________________________________________________________ _____________________________________________________________________________________ _____________________________________________________________________________________

c)
+5V

CONTADOR MDULO 100

7414

Obs.:_________________________________________________________________________________ _____________________________________________________________________________________ _____________________________________________________________________________________

d)
10 R +5V R

CONTADOR MDULO 100

7404

7404

Obs.:_________________________________________________________________________________ _____________________________________________________________________________________ _____________________________________________________________________________________

33

OSCILADORES COM PORTAS LGICAS

Introduo 1o ) Curva de transferncia IDEAL de um inversor CMOS
Vo

+Vcc

Garantido pelo fabricante: Vi de 0V a 30% de Vcc nvel lgico baixo Vi de 70% de Vcc a Vcc nvel lgico alto

0V

0,5 Vcc

Vi

2o ) A=0 ; B=1 e C=0 A=1 ; B=0 e C=1

Oscilador com Inversores

C Sada
VA
1,5 Vcc Vcc 0,5 Vcc 0V -0,5 Vcc

Rt

Ct

VB
Vcc 0V

VC

f=

1 2,3 x Rt x Ct

Vcc 0V

+Vcc

GND

GND

+Vcc

Sada

Sada

Rt

Ct

Rt

Ct

34

Oscilador com portas Nand

Enable

Sada

Enable = 0 ? Enable = 1 ?

osc. desativado osc. ativado

R1

Rt

Ct
2 Rt = R1 = 10 Rt. 1 K? = R1 = 1 M? C = 100 pF

EXERCCIO 23 Implemente um oscilador comportas NOR.

Oscilador a cristal

Sada Rf R1 C1
XTAL
EXEMPLO: Vcc = + 5V Rf = 20 Mohms R1 = 22 Kohms C1 = C2 = 22 pF

C2

GERADOR DE BIP
Do circuito de controle

V1

para o amp. de udio

V2 R1 Rt1 Ct1 R2 Rt 2 Ct2

Oscilador Modulador f = 1Hz

1 seg.

Oscilador Principal f = 600Hz

V1
Vcc 0V

V2
Vcc 0V 300 pulsos
35

FAMLIAS LGICAS
Pode-se definir famlia lgica como sendo uma srie de dispositivos que realizam funes booleanas, com compatibilidade entre os mesmos. Cada famlia tem suas caractersticas em funo dos componentes utilizados na construo dos elementos da mesma. Os circuitos digitais so construdos usando-se transistores bipolares, diodos, resistores, FETs e circuitos integrados, entre outros. claro que a integrao proporciona circuitos muito menores e ser utilizada sempre que no se precise manipular altas tenses e altas correntes (grande quantidade de calor dissipada), sendo ento utilizada no processamento da informao. Existem vrios tipos de implementao; dependendo do fabricante e da tcnica utilizada, cada uma apresenta algumas vantagens e desvantagens em relao as demais. Cada tipo, entretanto, fornece-nos a mesma funo lgica bsica, diferindo apenas quanto a alguns fatores como custo, dissipao de potncia, velocidade de operaro, imunidade ao rudo, tenso de alimentao etc. Abaixo, temos uma listagem das principais caractersticas relacionadas a uma famlia lgica:

CARACTERSTICAS PRINCIPAIS a) VILmax - a maior tenso que reconhecida como nvel BAIXO por uma entrada. b) VIHmin - a menor tenso que reconhecida como nvel ALTO por uma entrada. c) VOL max - a maior tenso correspondente ao nvel BAIXO que obtida na sada de um dispositivo. d) VOHmin - a menor tenso correspondente ao nvel ALTO que obtida na sada de um dispositivo. e) IIL - a corrente que flui para um terminal de entrada quando uma tenso BAIXA aplicada a esta entrada.(*) f) IIH - a corrente que flui de um terminal de entrada quando uma tenso ALTA aplicada a esta entrada. g) IOL max - a mxima corrente que o dispositivo capaz de fornecer, em sua sada, quando a mesma esta em nvel BAIXO. h) IOH max - a mxima corrente que o dispositivo capaz de absorver, em sua sada, quando a mesma esta em nvel ALTO.(*) i) Margem de Rudo - o valor mximo de tenso que pode ser induzida sem que haja uma m interpretao do nvel lgico. j) Fan-out - o nmero mximo de entradas que podem ser ligadas a uma sada. l) tpHL, tpLH e tpd - so, respectivamente, o tempo de atraso de propagao de 1 para 0, tempo de atraso de propagao de 0 para 1 e a mdia aritmtica entre os dois primeiros. m) ICCH - a corrente mxima de alimentao com as sadas ALTAS. n) ICCL - a corrente mxima de alimentao com as sadas BAIXAS. (*) As correntes (sentido eletrnico) que entram no dispositivo tm sinal negativo.

CONSIDERAES SOBRE TENSES Entradas Um nvel lgico 0 vlido deve estar entre VILmin (GND na maioria dos casos) e VILmax . J um nvel lgico 1 vlido deve estar entre VIHmin , e VIH max (VCC na maioria dos casos). Caso seja aplicada em uma entrada uma tenso entre VILmax e VIHmin , o comportamento dessa entrada indeterminado. Sadas Uma sada baixa entrega uma tenso entre VOLmin (tipicamente GND) e VOLmax . J uma sada alta entrega uma tenso entre VOHmin e VOHmax (tipicamente VCC).
36

CONSIDERAES SOBRE CORRENTES A relao entre a corrente de sada mxima e as correntes de entrada exigidas determina o nmero mximo de entradas que podemos ligar a uma mesma sada (fan-out).

TIPOS DE INTEGRAO interessante, antes de analisarmos as diferentes famlias lgicas, comentarmos sobre os tipos de integrao. Costuma-se classificar os circuitos integrados conforme o nmero de portas lgicas por chip. Assim sendo, temos: SSI - Small Scale Integration (integrao em pequena escala) - de 1 a 12 portas lgicas MSI - Medium Scale Integrotion (integrao em mdia escala) - de 13 a 99 portas lgicas LSI - Large Scale Integration (integrao em grande escala) - de 100 a 9999 portas lgicas VLSI - Very Large Scale Integration (integrao em muito grande escala) - de 10.000 a 99.999 portas lgicas ULSI - Ultra Large Scale Integration (integrao em ultra grande escala) - mais de 100.000 portas lgicas GSI - Giga Scale Integration (integrao em ultra grande escala) - mais de 1 milho portas lgicas Obs.: A conveno para a tabela acima varia bastante de autor para autor. A tecnologia mais moderna, utilizada no desenvolvimento do Pentium (microprocessador da Intel), coloca algumas dezenas de milhes de portas lgicas em um chip.

TECNOLOGIAS As famlias lgicas costumavam-se dividir em dois grandes grupos: grupo com tecnologia bipolar e grupo com tecnologia MOS. Entretanto, hoje em dia, existem famlias que misturam estes dois grupos. Abaixo, veremos diversas famlias lgicas, algumas obsoletas, mas que, no entanto, nos ajudam a entender as demais.

Famlias com Tecnologia Bipolar FAMLIA RTL (Resistor-Transistor Logic) (obsoleta) A famlia RTL foi a primeira a surgir no mercado sob a forma de CI (circuito integrado), podendo ser perfeitamente implementada com componentes discretos. Os circuitos dessa famlia baseiam-se no corte e na saturao dos transistores. Alguns Circuitos RTL: NOT
VCC
A S

NOR
VCC

S A
B

Como vantagens da famlia RTL podemos citar a dissipao de potncia e o baixo custo devido, ao nmero reduzido de componentes. Como desvantagem citaremos o tempo de atraso de propagao da informao, que grande comparado com os de outras tecnologias, pois o resis tor em srie com a base do transistor forma um circuito RC com a capacitncia existente entre a base e o emissor do transistor.
37

Poderamos pensar, para diminuir esse tempo de propagao, em reduzir o valor desse resistor de base, o que no muitas vezes o ideal, pois aumentaramos o consumo de corrente, causando desperdcio de potncia. Outra soluo seria colocar capacitores em paralelo com o resistor de base (RCTL), porm essa soluo no vivel em circuitos integrados devido ao tamanho excessivamente grande dos capacitores de valor elevado em chips.

FAMLIA DTL (Diode-Transistor Logic) (obsoleta) A famlia DTL utiliza resistores, diodos e transistores para implementao de circuitos lgicos, onde os diodos realizam a funo lgica e os transistores amplificam e invertem as informaes. Esta famlia foi empregada apenas em circuitos SSI. Alguns Circuitos DTL: NOT
VCC S A

NAND
VCC S A B

Como vantagens desta famlia podemos citar: um razovel compromisso entre velocidade, consumo e imunidade ao rudo, possibilidade de ligaes em paralelo entre as sadas e fan-out em torno de 10.

FAMLIA TTL (Transistor-Transistor Logic) A mais conhecida de todas as famlias tem sua popularidade em funo de ser relativamente rpida, barata, fcil de manusear (em experimentos) e de ser encontrada no mercado. Por muito tempo a famlia TTL dominou os campos da SSI e MSI. * Existem duas sries: srie 54 (uso militar) e srie 74 (uso comercial). A tabela abaixo mostra as diferenas entre as duas sries.

SRIE 54 Tenso de alimentao Faixa de temperatura de utilizao 4,5 a 5,5V (5V 10%) -55 a 125C

SRIE 74 4,75 a 5,25V (5V 5%) 0 a 70C

Obs.: 1- A faixa de temperatura de armazenamento, tanto para a srie 54 como para a srie 74, de -65 a 150C. 2- Embora os dispositivos da srie 54 possam substituir os da srie 74, eles raramente so usados comercialmente em virtude do seu custo mais elevado.

TIPOS DE SADA TTL Existem trs tipos de sada: sada totem-pole (poste de totem), sada open-collector (coletor aberto) e sada tri-state (trs estados). As mesmas so mostradas a seguir:

38

TTL Totem-pole NAND

VCC

Circuito Equivalente com Diodos

VCC

Q3 A B Q2 Q1 D1 S Q4

BE1 A BE2 B

BC

BE

BE

Q2 Q1 Q4

A sada totem-pole a convencional e apresenta uma impedncia de sada baixa, o que significa dizer que a tenso de sada pode mudar rapidamente de um estado para o outro. , portanto, a sada utilizada na ampla maioria das aplicaes (uso geral), enquanto as demais so utilizadas em aplicaes especficas.

TTL Coletor Aberto

VCC

A B

Q1

Q2 S Q3

A sada em coletor aberto permite que tenhamos maiores correntes de sada e que a tenso na sada possa ser superior a +5V (em funo do transistor de sada ser de dimenses maiores). No entanto, apresenta a desvantagem de possuir lenta ve locidade de comutao, o que restringe sua aplicao para casos em que a velocidade de comutao no seja um fator fundamental, ou para casos em que maiores tenses e/ou correntes sejam exigidas, tipicamente no ltimo estgio, onde freqentemente necessita-se fazer o interfaceamento do circuito digital com outros elementos (LEDs, rels etc.). Este tipo de sada tambm permite a chamada ligao AND - por-fios (wired-AND), conforme mostrado ao lado: Alguns exemplos de CIs TTL coletor aberto so: 7401 (quatro NANDs de 2 entradas) e 7406 (seis inversores). 0 7406, por exemplo, tem corrente de sada mxima de 40mA e suporta uma tenso de sada de at 30V. Obs.: Quando no for especificado o tipo de sada, e porque trata-se de um dispositivo TTL com sada totem-pole. Quando a sada for do tipo coletor aberto, aparecer a abreviatura O.C. (em ingls) ou C.A.

VCC

A B

A B

S = (A+B).(C+D)

39

TTL de 3 Estados
VCC

Q3 A Q1 Q2 D1 S Q4 D2 E

As sadas de trs estados possuem este nome porque a sada poder estar em NVEL BAIXO (0), em NVEL ALTO (1) ou em ALTA IMPEDNCIA (Hi-Z). Circuitos deste tipo tm sadas em totem-pole com uma pequena modificao que faz com que os dois transistores de sada cortem quando a entrada E (enable) estiver desabilitada. Por isso, os mesmos so to rpidos quanto os totem-pole e ainda possuem a vantagem adicional de poderem ter suas sadas interligadas em paralelo, desde que s uma delas esteja habilitada por vez, o que permite a utilizao do mesmo barramento por diversos dispositivos. Alguns CIs TLL com sadas de trs estados: 74125 (4 buffers - E ativo baixo); 74126 (4 buffers E ativo alto); 74368 (6 inversores E ativo baixo - 1 E para cada 3 inversores); 74373 (8 Latches tipo D, ou seja, registrador de 8 bits).

SUBFAMLIAS TTL Com pequenas alteraes em sua estrutura bsica (resistores de valor maior ou menor, transistores comum ou Schottky etc.) os CIs TTL passam a ter diferentes caractersticas (mais rpido ou mais lento, consumo maior ou menor, etc.). Cada subfamlia identificada por letras colocadas logo aps o nmero 74, conforme a tabela abaixo: 54 / 74 54L / 74L 54H / 74H 54S / 74S 54LS / 74LS 54AS / 74AS 54ALS / 74ALS 54F / 74F Standard (padro) Low Power (baixa potncia) Hight Speed (alta velocidade Schottky Low Power Schottky Advanced Schottky Advanced Low Power Schottky Fairchild Advanced Schottky

A tabela abaixo relaciona os principais parmetros de cada verso TTL. PARMETRO 74 74L 74S 74LS 74H 6 22 0,4 2,4 20 -500 0,8 2 -2 50 74AS 2 10 0,5 2,5 20 -2000 0,8 2 3,2 17,4 74ALS 4 1 0,5 2,5 8 -400 0,8 2 -0,2 20 0,85 3,0 74F 3 5,5 0,5 2,5 20 -1000 0,8 2 -0,6 20 2,8 10,2

tpd (ns) 10 33 3 10 Dis. Pot. / Porta(mW) 10 1 20 2 VOLmx.(V) 0,4 0,3 0,5 0,4 VOHmin.(V) 2,4 2,4 2,7 2,7 IOLmx.(mA) 16 2 20 8 -400 -100 -1000 -400 IOHmx. (A) VILmx.(V) 0,8 0,7 0,8 0,8 VIHmin.(V) 2 2 2 2 IILmx.(mA) -1,6 -0,18 -2 -0,4 40 10 50 20 IIHmx.(A) ICCH(mA) 8 0,8 16 1,6 ICCL(mA) 22 2,04 36 4,4 Nota: 74AS tem vrios tipos de portas de entrada.
40

EXERCCIO 1 De acordo com a tabela acima, calcule quantas cargas LS podem ser acionadas por uma sada TTL standard. Confira o resultado na tabela de fan-out tpico (tabela seguinte). EXERCCIO 2 Note que a coluna para a subfamlia F na tabela de fan-out tpico est em branco. Como exerccio, calcule o fan-out para cada linha da tabela e preencha a mesma. Tabela de Fan-out Tpico (capacidade de carga) COMPONENTE DE SADA Tipo de saida 74 74H 74S 74LS Normal Buffer Normal Buffer Normal Buffer Normal Buffer Normal Buffer Normal Buffer Normal 74 10 30 12 37 12 37 5 15 12 30 5 15 74H 8 24 10 30 10 30 4 12 10 24 4 12 COMPONENTE DE CARGA 74S 8 24 10 30 10 30 4 12 10 24 4 12 74LS 20 60 25 75 50 150 20 60 50 120 20 60 74AS 20 60 25 75 50 150 20 60 100 240 20 60 74ALS 20 60 25 75 50 150 20 60 100 240 20 60 74F

74AS 74ALS 74F

Consideraes Finais Sobre TTL * Apesar de logicamente correto, no interessante deixar entradas no utilizadas (de uma AND, por exemplo) desconectadas em um circuito, pois as mesmas agiro como antenas, captando sinais esprios que podem fazer o circuito operar indevidamente. O mais correto lig- las a +5V atravs de um resistor de 1K . De 1 a 25 entradas podem ser ligadas a um mesmo resistor. * Como durante a comutao de sada h um instante em que os dois transistores (Q3 e Q4) esto conduzindo ao mesmo tempo, ocorre um pico na corrente de alimentao. Isto representa um rudo que pode causar problemas no restante do circuito. Para evitar estes problemas, o fabricante recomenda a colocao de capacitores de disco cermico de 10nF a 100nF entre VCC e terra de um mesmo CI, assim distribudos: - um capacitor para cada 4 CIs contendo exclusivamente portas; - um capacitor para cada 2 CIs MSI (contadores, decodificadores etc.); - um capacitor para cada CI situado a mais de 7,5cm do mais prximo capacitor de desacoplamento.

FAMLIA ECL (Emitter-Coupled Logic) A maior limitao da velocidade de comutao dos circuitos lgicos bipolares e a armazenagem de carga que ocorre na regio da base dos transistores, quando as junes base-emissor e base-coletor esto diretamente polarizadas para que os transistores atinjam a saturao. O tempo necessrio para a eliminao dessa carga retarda a desativao do transistor. Minimizando esse tempo, conseguimos velocidades de comutao consideravelmente altas. Portanto, para aumento da velocidade, deve-se evitar que os transistores cheguem saturao. A famlia ECL foi, ento, projetada de modo que os transistores no entrem em saturao plena quando em conduo.
41

SUBFAMLIAS ECL Srie 10k OR/NOR

Q4 Vout 1 = A+B 1,5k

300R

300R

Q1

Q2

Q3 -1,3V

-2V

1k -5,2V

Q5 Vout2 = A+B 1,5k -2V

A subfamlia ECL mais usada a srie 10000 (10k), que tem um atraso de propagao apenas da ordem de 2ns. Isto se deve a pequena diferena entre V(0) (tenso de nvel baixo) e V(1) (tenso de nvel alto), e ao fato de o comutador NO saturado acionar um circuito de baixa resistncia. A srie 10k possui 1 pino de VEE e 2 pinos de VCC (VCC1 - responsvel pelo circuito de chaveamento e VCC2 - fornece a corrente para o estgio de sada), o que permite a reduo da quantidade de rudos associados entre portas. Os dois pinos de VCC so conectados ao terra, enquanto que VEE = -5,2V. A tenso de sada de nvel alto para uma porta ECL -0,81 e -0,96V. J a tenso de sada de nvel baixo estar entre -1,65 e -1,85V. 10k ficar entre

Abaixo, so mostrados alguns CIs ECL 10k. Note que a porta bsica ECL a OR/NOR (obs.: na TTL, a porta bsica a NAND).
10105 D0 D1 D0 D1 D2 D5 D6 Q1 Q0 Q3 Q2 Q5 Q4

Srie 100K Variaes nas redes de temperatura e tenso da srie 10k originaram a srie 100k, uma srie quase imune s variaes de temperatura (a srie 10k exigia temperaturas mais estveis). A srie 100K mais recente e portanto utiliza uma fabricao mais avanada. Consequentemente, proporciona as velocidades mais altas de que se dispe (da ordem de GHz), com atrasos de propagao de 0,75ns. Todavia, a sua dissipao de potncia superior a da srie 10k. A tenso VEE deve ser, preferencialmente, -4,5V, embora possa chegar a -7V. A tenso de sada de nvel alto ficara na faixa de -0,88 a -1,025V, enquanto que a tenso de sada de nvel baixo estar entre -1,62 e -1,81V para VEE=-4,5V. Obs.: Se VEE = -5,2V, os circuitos 100k ficam compatveis com os 10k. Alguns CIs ECI. 100k: 100101 (3 portas OR/NOR de cinco entradas); 100102 (5 portas OR/NOR de duas entradas com entrada de habilitado); 100166 (comprador de 9 bits); 100180 (somado de 6 bits); 100181 (ALU binria/BCD de 4 bits).
42

INTERFACEAMENTO ENTRE TTL E ECL Existem CIs especficos para este interfaceamento. So eles: 10124 tradutor unidirecional de TTL para 10k; 10125 tradutor unidirecional de 10k para TTL; 100124 tradutor unidirecional de TTL para 100k; 100125 tradutor unidirecional de 100k para TTL.

Famlias com Tecnologia MOS FAMLIA NMOS (N-type Metal-Oxide Semiconduetor) Um MOSFET ocupa muito menos espao dentro do chip que um transistor bipolar. A tecnologia NMOS, que s utiliza MOSFETs (Metal- Oxide Semiconductor Field-Fffect Transistors) tipo crescimento (enhancement) de canal N, a tecnologia MOS com maior densidade de integrao (mais transistores por chip), o que faz com que a mesma tenha grande emprego em circuitos LSI e VLSI (microprocessadores, ROMs etc.). Os circuitos NMOS so aproximadamente duas vezes mais rpidos que os PMOS (de pouca utilizao), mas so mais lentos e consomem mais que os CMOS, o que faz com que a utilizao em SSI e MSI seja com circuitos CMOS.

FAMLIA CMOS (Complementary Metal-Oxide Semiconductur) A famlia CMOS, como o prprio nome indica, utiliza MOSFETs complementares (do tipo P e do tipo N). Esta famlia esta sendo cada vez mais utilizada hoje em dia e a tendncia e que sua utilizao aumente mais ainda, principalmente devido ao seu baixssimo consumo, a compatibilidade com diversas tenses de alimentao e a imunidade a rudos. Abaixo, temos alguns circuitos CMOS: INVERSOR
VDD
P

NAND
VDD

P S

P A S
A N

N
B N

EXERCCIO 3 - Esquematize uma porta NOR CMOS.

43

A PORTA DE TRANSMISSO Um circuito CMOS de grande utilidade prtica e com aplicao tanto em eletrnica digital como em circuitos analgicos a porta de transmisso ou chave bilateral. Esta chave no tem equivalente em circuitos TTL ou ECL e sua estrutura e simbologia so mostradas a seguir:
G1

G1
VDD Out/In Out/In

Out/In

Out/In

G2
G2

Como pode ser visto, a porta de passagem tem o auxilio de um inversor para que Gl e G2 possam ser habilitados ou desabilitados simultaneamente. Quando habilitados, a resistncia entre os dois pontos de passagem da ordem de 300 (pode variar de CI para CI, pois a estrutura interna NO sempre a mesma); quando desabilitados, a resistncia da ordem de 1012 , o que pode ser considerado um circuito aberto. importante salientar que a chave bilateral, ou seja, qualquer um dos pontos pode ser usado como entrada ou como sada e tambm analgica (mas com controle digital), ou seja, qualquer tipo de sinal passa pela mesma. A seguir, so mostrados o 4066 (4 chaves bilaterais simples) e o 4007 (dois pares complementares e um inverso, podendo ser usado como chave de transferncia).

CI 4066
LOGIC DIAGRAM AND TRUTH TABLE (1/4 OF DEVICE SHOWN) BLOCK DIAGRAM 13 Control 1 2 1 Out 1 In 1
Control 2 In 2 Control 3
Control Switch 0 OFF 1 ON Logic Diagram Restrictions VSS < Vin < VDD VSS < Vout < VDD

In/Out Control

Out/In

5 3 4 6 8 12 11 10 Out 4 9 Out 3 VDD = Pin 14 VSS = Pin 7 Out 2

In 3 Control 4

Vcontrol VSS VDD

Vin to Vout Resistence > 109 Ohms typ 3 x 102 Ohms typ

In 4

44

CI 4007
SCHEMATIC
14 13 2 1 11

VDD = Pin 14
6 12

VSS = Pin 7

10

A B

C Input

INPUT 0 1

OUTPUT CONDITION A = C , B = Open A = B , C = Open

Input

Substrates of P - channel devices internally connected to VDD, substrates of N channel devices internnaly connected to VSS.
V SS

CARACTERSTICAS CMOS Tipicamente, um dispositivo CMOS (srie 40xxB) pode ser alimentado com uma tenso de 3 a 18 VCC. A curva de transferncia ideal de um inversor CMOS mostrada ao lado: Como pode ser visto pela curva de transferncia, a tenso de sada muda de estado lgico quando a tenso de entrada atinge exatamente 50% do valor da tenso de alimentao, no caso ideal. No caso real, o fabricante garante o seguinte: - tenso na entrada < 30% VCC interpretada como nvel baixo; - tenso na entrada > 70% VCC interpretada como nvel alto.

V0 VCC

1/2VCC

VCC

Vi

45

SUBFAMLIAS CMOS Srie 40xx Esta srie completa de dispositivos digitais foi originalmente desenvolvida pela RCA e muito mais lenta que a subfamlia TTL padro, mas possui as vantagens j citadas de uma srie CMOS. Alguns anos aps o surgimento da primeira srie 40xx, uma outra srie melhorada foi lanada, sendo que, para diferenciar da mais antiga, um sufixo B (Buffered) foi adicionado nova, enquanto um sufixo A foi adicionado srie mais antiga. O Buffer consiste de dois inversores especiais seguidos, os quais introduzem algumas vantagens, tais como: - operao com faixa maior de tenso; - maior corrente de sada; - velocidade um pouco maior (isto se da pelo fato de os MOSFETs de todo o circuito poderem ser menores, graas ao buffer); - impedncia de sada constante, independentemente do circuito lgico. Dependendo do fabricante, a mesma srie 40xx poder vir com um diferente prefixo, por exemplo: o CI 4011 (QUDRUPLO NAND de duas entradas) da Motorola MC14011 e o da Fairchild 34011. Obs.: * Dispositivos numerados 45xx tambm pertencem srie 40xx. * Esta subfamlia ainda dividida em CD (porta metlica) e HE (HEF, da Philips - porta de silcio), com velocidades diferentes. Srie 74Cxx Esta srie foi desenvolvida para ser compatvel pino-a-pino com as subfamlias TTL 74xx e 74LSxx. Isto permite que os antigos usurios TTL possam comear a usar CMOS sem ter de se familiarizar com o sistema de numerao CMOS. Alm disso, uma placa de circuito impresso inicialmente projetada para CIs TTL pode ser utilizada pelos CIs CMOS da 74Cxx.

NVEIS DE TENSO PARA SRIES 40 E 74C Apesar de a maioria dos circuitos CMOS operar com tenses na faixa de 3 a 15V e alguns conseguirem operar com tenses mais baixas e/ou mais altas (at um mximo de 20V), os melhores valores para alimentao so 9, 10 ou 12V (que so padres muito utilizados). Com esses nveis de tenso se obtm operao rpida e boa capacidade de corrente. Se a tenso de alimentao for diminuda para 5V, por exemplo, a velocidade de operao cai a metade e a capacidade de corrente cai mais ainda, enquanto que tenses acima de 15V podem causar problemas de aquecimento e devem ser evitadas.

SUBFAMLIAS HC Srie 74HCxx / 74HC40xx ** Faixa de tenso de alimentao: de 2 a 6V HC = High Speed CMOS (CMOS de alta velocidade) Esta srie apresenta uma vantagem significativa sobre a srie 74C, pois alm de ser pino-a-pino compatvel com TTL e to rpida quanto a srie 74LS. Esta srie tambm contm alguns dispositivos que NO existem em TTL e existem em CMOS comum, vindo estes ltimos com o nome 74HC40xx e sendo compatveis pino-a-pino com a srie 40xx.

46

Srie 74HCTxx / 74HCT40xx ** Faixa de tenso de alimentaqao: de 4,5 a 5,5V HCT = High Speed CMOS TTL-compatible (CMOS de alta velocidade, compatvel com TTL) Esta srie to rpida quanto a 74LS, e compatvel pino-a-pino com TTL e tambm e compatvel em nveis de tenso de entrada e sada com TTL, apresentando a grande vantagem do baixssimo consumo. Srie 74HCUxx / 74HCU40xx ** Faixa de tenso de alimentaqao: de 2 a 6V HCU = High Speed CMOS Unbuffered (CMOS de alta velocidade sem buffer) Esta srie e semelhante srie 74HC, porm consiste de um estgio simples sem buffer, criada para aplicao em circuitos osciladores (a cristal ou RC) ou outros tipos de circuitos com realimentao que operam em modo linear.

SUBFAMLIAS ACL (ACL = Advanced CMOS Logic) Srie 74AC11xxx ** Faixa de tenso de alimentao: de 3 a 5,5V AC = Advanced CMOS (CMOS avanado) Esta srie foi desenvolvida para aumentar ainda mais a velocidade de operao e a corrente de sada dos dispositivos CMOS. Estes CIs so compatveis com dispositivos 40xx (se estiverem com mesma alimentao) e possuem os mesmos elementos que os dispositivos TTL, porm a pinagem NO a mesma. Ex.: 0 74AC11086 tem 4 EX-OR de duas entradas, assim como o 7486, mas com diferentes pinagens, como mostrado a seguir:
1A 2B 2A 2B

1A 1Y 2B 2A 2B 2Y

1Y

74AC11086

7486

2Y

3A 3B 4A 4B

3A 3B 3Y 4A 4B

3Y

4Y

4Y

Como pode ser notado, os dispositivos AC (assim como os ACT vistos a seguir) adotam a chamada arquitetura flowthrough, onde os pinos de alimentao esto no centro do CI. Note que os pinos de sada ficam em torno do terra e os pinos de entrada ficam em torno de VCC. Quando houver pinos de controle, os mesmos ficam posicionados nos cantos. Este tipo de arquitetura reduz sensivelmente os problemas de amortecimento da sada em relao ao terra (ground bounce).

Srie 74ACT11xxx * Faixa de tenso de alimentao: de 4,5 a 5,5V ACT = Advanced CMOS TTL-compatible (CMOS avanado compatvel com TTL) Apresenta caractersticas idnticas a AC, excetuando-se o fato de ser compatvel em tenses entrada/sada com dispositivos TTL. Ex.: 0 74AC11181 uma ALU de 8 bits, assim como o 74181.
47

REGRAS DE UTILIZAO DE DISPOSITIVOS CMOS * Todas as entradas devem ir a algum lugar (massa ou VCC), mesmo as das portas inativas, pois, caso contrrio, o consumo poder aumentar bruscamente pelo fato de as portas poderem ficar na regio linear. * Evite esttica durante o manuseio. Apesar de os CIs CMOS possurem proteo interna, os MOSFETs so extremamente sensveis. Por isso, armazene-os em material condutivo (papel laminado, por exemplo), NO use pistola soldadora (s use soldadores blindados; caso contrrio, desligue o soldador da tomada antes de efetuar a soldagem) e NO TOQUE NOS TERMIN AIS, a menos que o dispositivo j esteja conectado ao circuito. * Alimente o circuito CMOS antes que os sinais sejam aplicados s entradas. Da mesma forma, remova as fontes de sinais antes de desligar a alimentao. * Desligue a alimentao antes de ins erir ou remover dispositivos CMOS de um circuito qualquer (Obs.: esta regra se aplica a qualquer CI).

TABELA COMPARATIVA DE NVEIS DE TENSOES E CORRENTES (VCC = +5V) A tabela abaixo nos permite verificar a compatibilidade entre famlias TTL e CMOS:
Nveis de Entrada Fam lia 74x x 74L Sxx 40x x 74C xx 74H Cxx 74H CTxx 74A C11xxx 74A CT11xxx ,8V ,5V 0 ,0V ,8V 1 ,5V 2 ,0V 0 ,0V 3 ,5V 1 ,5V 2 ,5V 1 ,5V 3 ,8V 1 ,5V 3 ,8V 0 ,0V 3 ILMAX 0 ,0V 2 ,4mA 1 A A A A 1 A 1 A A A 1 4mA 1 1 1 A 1 4mA 2 4mA A A A 1 ,4mA 1 mA 1 mA 2 4mA 2 ,36V 4 mA 2 ,36V 0 ,4V 4 mA 4 ,1V 0 ,4V 4 V IHMIN 2 ,6mA 0 0A 1 ,5mA 0 ,4mA 4 ,1V 0 ,9V 4 V ILMAX 1 0A 2 mA 0 ,5mA 0 ,5V 0 ,9V 4 I IHMAX 4 6mA 8 ,4mA 0 ,05V 0 ,5V 4 I OLMAX 1 ,4mA 0 ,4V 0 ,95V 4 I OHMAX 0 ,4V 0 ,7V 4 Nveis de Sada I OLMAX 0 ,4V 2 V OHMIN 2 V

TABELA COMPARATIVA - ATRASO DE PROPAGAO / CONSUMO / FAN-OUT Atravs da tabela abaixo podemos comparar o desempenho das diversas famlias TTL e CMOS:
TECNOLOGIA FAMLIA PARMETRO tpd (ns) porta tpico mximo Dissip. Potncia (mW) porta esttica dinmica (100kHz) FF esttica dinmica (100kHz) Fan-out (cargas LS) sadas normais Sadas buffer CMOS 40 CD HE

ACL 74AC11

HCMOS 74HC

TTL 74

LSTTL 74S

STTL 74S

ALSTTL 74LS

ASTTL 74AS

FTTL 74F

3 0,0000025 0,000005 66 -

8 14 0,0000025 0,075 0,000005 0,125 10 15

94 40 190 80 0,001 0,1 0,001 0,120 1 2 4

10 20 10 10 300 300 40 120

9,5 15 2 2 100 100 20 60

3 5 19 19 500 500 50 160

4 7 1,2 1,2 60 60 20 60

1,5 2,5 8,5 8,5 50 120

3 4 5,5 5,5 190 190 50 160

Obs.: As pequenas diferenas existentes entre esta tabela e a tabela dos principais parmetros TTL mostrada anteriormente se do porque esta da Philips Components e a outra e da Texas Instruments.

48

Da tabela anterior, podemos concluir que: a) o excelente compromisso entre velocidade e consumo faz das subfamlias 74F*, 74AS e 74ALS as de tecnologia bipolar mais utilizadas hoje em dia; (*principalmente) b) a subfamlia 74S esta praticamente obsoleta (juntamente com a 74L e a 74H, esta ltima de pouqussima utilizao, mesmo no passado; c) as subfamlias 74HC e 74AC11 tm excelente caractersticas, e atualmente dominam SSI e MSI. Obs.: A subfamlia 74LS, de razovel compromisso velocidade / consumo, ainda bastante utilizada.

INTERFACEAMENTO ENTRE TTL E CMOS a) CMOS alimentado com +5V

+5V 2,2k qualquer porta CMOS 4049, 4050 ou 4502 Circuito CMOS (4000 ou 74C) com alimentao de +5V

qualquer porta TTL

qualquer porta CMOS

1 entrada TTL LS

2 entradas TTL qualquer

Ligao de TTL para CMOS: precisa de um resistor pull-up de 2,2KO para compatibilizar a tenso de nvel alto, enquanto que o fan-out praticamente ilimitado. Ligao de CMOS para TTL: direta, porm, devido as baixas correntes de sada CMOS, um CI da srie 40xxB poder ser ligado a apenas uma porta 74LS (fan-out de 1). Se, no entanto, o dispositivo CMOS for das sries mais novas, o fan-out para cargas 74LS ser de 10 (HC) e de 66 (AC). importante frisar que, se os dispositivos CMOS forem das sries HCT ou ACT, o resistor pull-up torna-se desnecessrio. b) CMOS alimentado com tenses maiores (+10V, por exemplo)
+10V 2 entradas TTL qualquer 10k TTL coletor aberto

+10V 10k

qualquer porta CMOS (4000 ou74C)

4049 ou 4050 (VDD = +5V) 2 entradas TTL qualquer 4049 ou 4050 (VDD = +5V)

2N2222

TTL totem-pole

1k

Circuito CMOS alimentao com +10V

Ligao TTL-CMOS: o resistor pull-up torna-se novamente necessrio, porm, como a tenso agora mais alta, a porta TTL dever ser do tipo coletor aberto (caso contrario, precisaremos do transistor), sendo que o fan-out praticamente ilimitado. Ligao CMOS-TTL: precisamos de um 4049 ou um 4050 alimentados com +5V. Esses dois CIs, por possurem proteo nas entradas, permitem que se tenha nveis de tenso nas mesmas, superiores a sua tenso de alimentao. * Obs.: Dispositivos CMOS HC, AC, HCT e ACT NO podem ser alimentados com tenses superiores a 6V, 5,5V, 5,5V e 5,5V, respectivamente. NOVAS FAMLIAS LGICAS
49

Famlia ABT (Advanced BiCMOS TTL) A ABT foi desenvolvida visando a aplicao em barramentos de dados para longas distncias. A mesma une as propriedades do baixo consumo CMOS a alta velocidade de chaveamento dos circuitos bipolares. Um inversor BiCMOS mostrado na figura a seguir:
VCC P - MOS A N - MOS NPN S N-MOS

No CMOS normal, o transistor canal P um grande PMOS com alta capacitncia de entrada em comparao com o pequeno PMOS utilizado no BiCMOS, que pode ser assim em funo do bipolar de sada. Caractersticas ABT: alta velocidade (2,5 a 3ns de atraso), alta corrente de drive (64mA), alta imunidade a rudos e baixo consumo. Aplicao: line drivers (exc itadores de linha). Desenvolvimento: PHILIPS COMPONENTS Famlias para Baixa Tenso (Low Voltage) So elas: LV-HCMOS (Low-voltage, High-speed CMOS) LVC (Low-voltage CMOS) HLL (High-speed Low-power Low-voltage) LVT (Low-voltage Technology) Abaixo, um texto do Philips Components em Noticias N 65, de jan/fev/mar de 94, que ilustra bem a finalidade dessas famlias criadas pela PHILlPS:
A pesada carga imposta aos equipamentos EDP (Eletronic Data Processing, devido ao constante aumento da complexidade dos softwares atuais, abriu o mercado para estaes de trabalho (workstations) baseadas nas arquiteturas RISC. Alm disso, a velocidade dos processadores utilizados nos microcomputadores desktop est aumentando, como pode ser verificado pela migrao para os processadores 386, 486 e pentium (INTEL). Isto, por sua vez, tem causado uma demanda para equipamentos EDP portteis de mesma performance que operam com baixa tenso de alimentao e baixo consumo de potncia, o suficiente para permitir extensos perodos de operao a partir de uma, duas ou trs clulas de baterias sem recargas. Tais caractersticas so encontradas em cartes de memria para computadores laptops, rdios mveis, vdeo-gueimes portteis, equipamentos de telecomunicao e instrumentao. Para satisfazer as necessidades dos fabricantes em produzir equipamentos com as dimenses ainda mais reduzidas, maior velocidade e menor consumo de potncia com o tempo de vida da bateria ainda mais prolongado, necessrio que os fabricantes de circuitos integrados lgicos aumentem a velocidade de seus produtos, utilizando pequenas dimenses em seus chips. Isto exige que a mxima tenso de alimentao seja reduzida para abaixo de 5V. Como resultado, vrios novos circuitos integrados de 3,3V, tais como microprocessadores 386 e 680X0, memrias, ASICs, controladores de disco, controladores de LCD, conversores de dados e reguladores esto surgindo no mercado. As trs famlias logicas CMOS operam numa faixa de tenso que vai de 1,2V (1V para LV-HCMOS) at 3,6V e a famlia BiCMOS LVT opera desde 2,7 V at 3,6 V. Todas as famlias de 3,3 V apresentam um baixo consumo de potncia, tornando-se escolhas ideais para aplicaes a bateria, em que alta velocidade e baixo consumo so fatores determinantes. As tendncias de mercado para circuitos lgicos so: reduo das reas das placas de circuito impresso ocupadas pelos circuitos integrados por meio da utilizao de menos circuitos integrados e encapsulamentos mais estreitos. Estas tendncias enfatizam os encapsulamentos SSOP (Shrink Small Outline Package) e TSSOP (Thin Small Outline Package) com 20, 24, 28, 48 e 56 pinos. As novas famlias esto disponveis nos padres JEDEC SO (Surface-mount Outline), SSOP EIAJ tipo II e TSSOP EIAJ tipo I. Todas as famlias de 3,3V, exceto a HLL, possuem os pinos de alimentao nos cantos, enquanto a famlia

50

HLL possui os mesmos no centro, para obter a mais rpida possibilidade de chaveamento. So trs as principais razes para a reduo da tenso de alimentao dos circuitos integrados lgicos: a) possibilitar a utilizao dos mesmos em equipamentos alimentados a bateria; b) reduzir o consumo de potncia (dissipao) de modo que as dimenses e peso do equipamento possam ser reduzidos e equipamentos portteis possam operar por um perodo mais longo sem a necessidade de recarga da bateria; c) satisfazer a necessidade de operao com maior performance e velocidade. Outros benefcios de uma baixa tenso incluem: nveis de rudos mais baixos, reduo de EMI (EletroMagnetic Interference) e aumento da confiabilidade devido a reduo do estresse nos circuitos integrados. A tenso de 3,3V + 0,3V comum para equipamentos com a tenso regulada e tambm suportada pelo padro JEDEC. Para operaes a bateria os requisitos so mais rigorosos, pois a variao na tenso de alimentao maior. Por exemplo, ao fim da vida til, um par de baterias alcalinas ou de zinco-carbono so capazes de fornecer, aproximadamente, 1,8V apenas, enquanto uma nica clula de NiCD prov 1,2V antes da necessidade de recarga. A larga faixa de tenso de alimentao e os nveis de sada dos circuitos integrados LV-HCMOS, LVC e HLL permitem que os referidos circuitos sejam alimentados por qualquer uma dessas fontes.

Resumo: LV-HCMOS uma famlia lgica CMOS de 3,3V (1V a 3,6V) de velocidade mdia, compatvel (em velocidade) com as famlias HCMOS e TTLLS. Obs.: * Com uma tenso de 3V a 30MHz, um octal transcrever LV-HCMOS consome 70% menos potncia se comparado com um dispositivo similar ACL (Advanced CMOS). * A capacidade VCC = 2V. de corrente tpica de sada da ordem de 4mA com

* So pino-a-pino compatveis com os circuitos HCMOS. LVC uma famlia lgica CMOS avanada de 3,3V (1,2V a 3,6V), compatvel em velocidade com as famlias FAST e ALS. HLL a famlia lgica CMOS de 3,3V (1,2V a 3,6V) mais rpida do mundo (cerca de 2,5ns a uma tenso de 3,3V) com pinagem de alimentao nos cantos. A velocidade desta famlia compatvel com a famlia FCT-C. Obs.: * Com alimentaqao de 3,3V, as entradas e sadas podem ser ligadas diretamente aos circuitos TTL. * A tenso de entrada pode exceder a tenso de alimentaqao (ate 5,5V), o que significa que a famlia HLL pode ser usada para comutar nveis de 5V para 3V. LVT uma famlia BiCMOS de 3,3V (2,7V a 3,6V) que otimizada para utilizao em backplanes. compatvel em velocidade com as famlias ABT e FCT-A. QUADRO COMPARATIVO FINAL O grfico a seguir mostra um comparativo do atraso de propagao e da potncia dissipada das diversas famlias estudadas:
TEMPO MDIO DE PROPAGAO (ns)
100 4000B

50 HE 4000B 20

10 5 2 1 1nW 2 5nW 1mW 2 5 10 20 50nW HCMOS ACL ALSTIL LSTIL TTL 10k ECL ASTIL STIL 100k ECL

FAST

POTNCIA MDIA CONSUMIDA

51

EXERCCIOS EXTRAS SOBRE FAMLIAS LGICAS Resolva as questes: 1) Por que existem diversas famlias lgicas? 2) Qual a margem de rudo da famlia LSTTL? E da famlia 40xx alimentada com +5V? E da famlia 40xx alimentada com +10V? 3) Indique o que significam as seguintes siglas, citando a tecnologia utilizada em cada uma delas: a) HEF b) ALS c) ACL d) HLL e) 10k f) ABT g) HCT h) FAST i) LVC 4) Cite as principais vantagens e desvantagens da srie 40xx em relao a srie 74LS. 5) possvel ligar diretamente a sada de um 74LS00 para uma entrada de um 7404, uma entrada de um 74S08, uma entrada de um 74S32 e uma entrada de um 74L10, simultaneamente? Justifique. 6) possvel ligar diretamente a sada de um 74LS00 a uma entrada de um 74C02? Justifique. 7) Liste algumas aplicaes para a famlia 100k. 8) O CI 74C90 pode ser alimentado com uma tenso de 12V? E o CI 74HC90? 9) Trabalhamos em aula com o CI 74LS90. Sabendo-se que e um contador 2x5, que elementos lgicos so os CIs 74C90, 74HC90, 74HCT90, 74AC11090 e 4090? Se for necessrio, consulte o manual. 10) Que concluso voc tira da questo anterior?

52