FET y MOSFET

TEMA 1
Caractersticas del transistor bipolar y

FET: Polarizacin
1.1.- Introduccin
El transistor es un dispositivo que ha originado una evolucin en el campo electrnico. En este tema se
introducen las principales caractersticas bsicas del transistor bipolar y FET y se estudian los modelos bsicos de
estos dispositivos y su utilizacin en el anlisis los circuitos de polarizacin. Polarizar un transistor es una
condicin previa a muchas aplicaciones lineales y no-lineales ya que establece las corrientes y tensiones en
continua que van a circular por el dispositivo.
I
C
I
E
I
B
V
BE
B
C
E
V
CE
V
CB
I
E
I
C
I
B
V
BC
B
E
V
EC
V
EB
a) b)
Figura 1.1. Smbolos y sentidos de referencia para un transistor bipolar a) NPN y b) PNP.
1.2.- Corrientes en un transistor de unin o BJT
Un transistor bipolar de unin est formado por dos uniones pn en contraposicin. Fsicamente, el transistor
est constituido por tres regiones semiconductoras -emisor, base y colector- siendo la regin de base muy delgada
(< 1m). El modo normal de hacer operar a un transistor es en la zona directa. En esta zona, los sentidos de las
corrientes y tensiones en los terminales del transistor se muestran en la figura 1.1.a para un transistor NPN y en
la figura 1.1.b a un PNP. En ambos casos se verifica que
I I I
E B C
+
(1.1)
y
V V V
V V V
CE CB BE
EC EB BC
+
+
'
en transistores NPN
en transistores PNP
(1.2)
Ebers y Moll desarrollaron un modelo que relacionaba las corrientes con las tensiones en los terminales del
transistor. Este modelo, conocido como modelo de Ebers-Moll, establece las siguientes ecuaciones generales que,
Tema 1
I.S.B.N.: 84-607-1933-2 Depsito Legal: SA-138-2001 1
para un transistor NPN, son:
I I I
I I I
E ES R CS
V V
C F ES CS
V V
e e
e e
V V
V V
BE BC T
BE BC T
T
T

( )

( )

( )

( )
/
/
/
/
1 1
1 1
(1.3)
donde I
ES
y I
CS
representan las corrientes de saturacin para las uniones emisor y colector, respectivamente,
F
el factor de defecto y
R
la fraccin de inyeccin de portadores minoritarios. En un transistor bipolar PNP,
las ecuaciones de Ebers-Moll son:
I I I
I I I
E ES R CS
V V
C F ES CS
V V
e e
e e
V V
V V
EB CB T
EB CB T
T
T

( )

( )

( )

( )
/
/
/
/
1 1
1 1
(1.4)
Para un transistor ideal, los anteriores cuatro parmetros estn relacionados mediante el teorema de
reciprocidad

F ES R CS
I I
(1.5)
Valores tpicos de estos parmetros son:
F
=0.99,
R
=0.66, I
ES
=10
-15
A y I
CS
=10
-15
A .
I
C
V
CE
V
CB
0 V
I
B4
I
B3
I
B2
I
B1
R
U
P
T
U
R
A
LINEAL
S
A
T
U
R
A
C
I
O
N
CORTE
REGION DIRECTA
Figura 1.2. Zonas de operacin de un transistor en la regin directa.
Unin de emisor Unin colector Modo de operacin
Directa Inversa Activa directa
Inversa Directa Activa inversa
Inversa Inversa Corte
Directa Directa Saturacin
Tabla 1.1. Principales modos de operacin de un transistor bipolar.
1.3.- Modos de operacin de un transistor bipolar
En general, los transistores bipolares de circuitos analgicos lineales estn operando en la regin activa
directa. En esta regin existe cuatro zonas de operacin definidas por el estado de las uniones del transistor
Electronica Bsica para Ingenieros
2 I.S.B.N.: 84-607-1933-2 Depsito Legal: SA-138-2001
(Tabla 1.1): saturacin, lineal, corte y ruptura; estas zonas se indican claramente en la figura 1.2 que representa las
zonas de operacin de un transistor. A continuacin se describe las caractersticas del transistor en estos modos
de operacin considerando el transistor NPN nicamente; similar resultado puede ser aplicado a transistores
PNP.
Regin activa lineal
En la regin activa lineal, la unin emisor-base est directamente polarizada y la unin base-colector
inversamente polarizada; la V
BE
est comprendida entre 0.4 V y 0.8 V (valor tpico de 0.7 V) y la V
BC
> 100mV.
En estas condiciones, las ecuaciones de Ebers-Moll se pueden aproximar a
I I I
I I I
E ES R CS
C F ES CS
e
e
V V
V V
BE
BE
T
T
+
+
/
/
(1.6)
Operando con estas ecuaciones, se obtiene una relacin entre ambas intensidades de forma que
I I I
C F E CO
+
(1.7)
donde
I I
CO CS F R
( ) 1
(1.8)
Sustituyendo la ecuacin 1.1 en 1.7, resulta
I I I
C F B F CO
+ + ( ) 1
(1.9)
siendo
F
F
F
1
(1.10)
F
, es la ganancia en corriente en continua del transistor que en las hojas de caractersticas del fabricante se
representa por h
FE
. Este parmetro es muy importante en un transistor de unin y define la relacin entre las
corrientes de colector y base. Al ser I
CO
una corriente muy baja, el segundo trmino de la ecuacin (1.9) puede
ser despreciado frente al primero. Como resultado, se obtiene una relacin muy utilizada para analizar transistores
que operen en esta regin
F FE
C
B
h
I
I

(1.11)
La ecuacin (1.11) indica que en la regin activa lineal la relacin entre las corrientes de colector y base es
constante. Sin embargo, en la prctica la h
FE
de los transistores vara hasta en un 500% debido principalmente a
tres factores:
1) Proceso de fabricacin. Los transistores sufren variaciones en el proceso de fabricacin que modifican sus
caractersticas. El fabricante asigna un valor tpico (typ) a ese transistor con un rango de valores comprendido
entre un mximo (max) y un mnimo (min). Por ejemplo, el BC547B tiene, para una I
C
=2mA, una h
FE
(min)=200,
h
FE
(typ)=290 y h
FE
(max)=450.
2) Corriente de colector. La h
FE
vara tambin con la corriente de colector. El fabricante proporciona curvas
de caractersticas que permiten obtener la h
FE
para diferentes I
C
. En la figura 1.3 se muestra una de estas curvas
Tema 1
que incluye el valor tpico de la h
FE
con un rango de valores mximo y mnimo.
3) Temperatura. La dependencia de la h
FE
con la temperatura se puede observar en las grficas que
proporciona el fabricante para tal fin. En la figura 1.4 se describe diferentes curvas normalizadas a 25 de h
FE
para temperaturas de -55C y 175C.
Regin de corte
En la regin de corte las uniones de emisor y colector estn polarizadas
en inversa; la V
BE
y la V
BC
tienen tensiones inferiores a 100mV. En estas
condiciones, las ecuaciones de Ebers-Moll pueden ser simplificadas a:
I I I
I I I
E ES R CS
C F ES CS
+
+
(1.12)
Estas corrientes son extremadamente bajas y pueden ser despreciadas; a
efectos prcticos se puede considerar al transistor como si no existiese. Sin
embargo, en muchos circuitos resulta interesante establecer cuando se dan
las condiciones de conduccin de un transistor, es decir, fijar la frontera
entre la regin de corte y lineal. Esta frontera no es clara y el transistor pasa
de una regin a otra de una manera gradual. Es decir, el transistor est en la
regin lineal cuando tiene corrientes significativas en sus terminales y est
Figura 1.3. Variacin de h
FE
con I
C
.
Figura 1.4. Variacin de h
FE
con la temperatura.
Figura 1.5. Curva de I
C
con V
BE
.
en corte cuando esas corrientes son muy bajas. Normalmente, se asigna una V
BE
umbral (V
BE
) a partir de la cual
las corrientes tienen un valor suficientemente alto; esta V
BE
suele estar comprendida entre 0.4 y 0.5 V. En la
figura 1.5 se muestra grficamente la relacin entre la V
BE
y la I
C
en donde se puede observar como por debajo
de 0.58 V (typ) la corriente de colector es de bajo valor (<100)
Regin de saturacin
En la regin de saturacin las uniones de emisor y colector estn polarizadas en directa; la V
BE
y la V
BC
tienen tensiones superiores 100mV. En estas condiciones, las ecuaciones de Ebers-Moll quedan reducidas a
I I I
I I I
E ES R CS
C F ES CS
e e
e e
V V V V
V V V V
BE BC
BE BC
T T
T T

/ /
/ /
(1.13)
La cada de tensin entre el colector y emisor es muy baja debido a que ambas uniones pn se encuentran
directamente polarizadas. De esta manera, se verifica que
V sat V sat V sat
CE BE BC
( ) ( ) ( )
(1.14)
siendo, de 1.13,
V sat V
I
I
I
I
V sat V
I I
I
V sat V
I I
I
CE T
R
C
B R
C
B F
BE T
B C R
ES R F
BC T
F B C F
CS R R
( ) ln
( ) ln
( ) ln
+
+
1
]
1
1
1
1
+ ( )
( )
1
]
1
( )
( )
1
]
1
1 1
1
1
1
1
1
1

(1.15)
Los valores tpicos de la V
CE
(sat) estn prximos a 0.1 o 0.2 V y la
V
BE
(sat) es ligeramente superior a la de la regin lineal (0.8 V). El
transistor est operando con una relacin
F
(sat)=I
C
/I
B
variable e
inferior a la
F
de la regin lineal. En la figura 1.6 aparece una curva
tpica que proporciona el fabricante relacionando la V
CE
(sat) con la I
C
realizada con una
F
(sat)=20. La V
CE
(sat) est comprendida entre 70mV
y 200mV, y por ello, en muchos circuitos se considera prcticamente 0
V. En esta regin el transistor se comporta de una manera no lineal.
Regin de ruptura
Las tensiones mximas que pueden soportar las uniones pn inversamente polarizadas se denominan
tensiones de ruptura. Cuando se alcanza estas tensiones existe peligro de ruptura del transistor debido a dos
fenmenos: ruptura por avalancha y ruptura por perforacin. El fabricante proporciona dos tensiones mximas
(V
CEO
, V
CES
) que limitan de alguna manera las tensiones mximas de polarizacin en continua los transistores.
La V
CEO
define la tensin mxima entre el colector y emisor, estando la base en circuito abierto, antes de que se
produzca fenmenos de multiplicacin de avalancha que incrementa exponencialmente la I
CO
a travs de la unin
Tema 1
Figura 1.6. Curva de V
CE
(sat) con I
C
.
de colector. La V
CES
define la tensin mxima del colector, estando la base en cortocircuitada al emisor, antes de
que la anchura de la regin de transicin alcance el emisor perforando la regin de base. Grficamente, en la
figura 1.7 se muestra la definicin de ambas tensiones. Por ejemplo, el transistor BC547 tiene V
CES
=50 V y
V
CEO
=45 V, y son stas tensiones las que limitan las propias tensiones mximas de alimentacin.
VCEO VCES
Figura 1.7. Definicin de V
CEO
y V
CES
.
Zona inversa
En la regin inversa los terminales colector y emisor se intercambian, es decir, el emisor hace la funcin de
colector y viceversa. Las curvas elctricas son muy similares a las indicadas en la figura 1.2 aunque las
prestaciones del transistor sufren una gran disminucin al carecer de simetra; el colector est menos dopado y
tiene mayor tamao que el emisor. El efecto ms importante es la disminucin de la ganancia en corriente en
continua que pasa a tener valores altos (p.e.,
F
=200) en la regin directa lineal a valores bajos (p.e.,
I
=2) en la
regin inversa lineal.
1.4- Concepto de punto de trabajo y recta de carga esttica
El transistor bipolar que opera en la regin lineal tiene unas caractersticas elctricas lineales que son
utilizadas para amplificacin. En estos circuitos, las seales de entrada son amplificadas a la salida y, por
consiguiente, hay un aporte de energa realizado a travs de fuentes de tensin externas denominadas fuentes de
alimentacin o fuentes de polarizacin. Las fuentes de alimentacin cubren dos objetivos: proporcionar las
corrientes y tensiones en continua necesarias para que el transistor opere en la regin lineal y suministrar energa
al transistor de la que parte de ella va a ser convertida en potencia (amplificacin). Los valores de corrientes y
tensiones en continua en los terminales de un transistor se denomina punto de trabajo y se suele expresar por la
letra Q (Quiescent operating point).
En transistor del circuito de la figura 1.8.a est polarizado con dos resistencias y una fuente de tensin en
continua V
CC
. En este circuito se verifica que
I
V V
R
B
CC BE
B

(1.16)
Si suponemos que el transistor se encuentra en la regin directa lineal, entonces se puede relacionar las
intensidades de base y colector a travs de la h
FE
y asignar una tensin base-emisor tpica de 0.7 V. El clculo de
las tensiones e intensidades del transistor proporciona su punto de trabajo Q. Para este circuito, Q viene definido
por las siguientes ecuaciones:
I
V V
R
I h I
V V I R
BQ
CC
B
CQ FE BQ
CEQ CC CQ C
'
0 7 .
(1.17)
R
B
R
C
V
CC
I
B
I
C
I
C
V
CE
Q
I
BQ
I
CQ
V
CEQ
V
CC
V
CC
R
C
recta de carga esttica
P
max
=I
C
V
CE
curva de potencia mxima
a) b)
Figura 1.8. a) Circuito de polarizacin; b) Representacin grfica del punto de trabajo Q.
En la figura 1.8.b se muestra la representacin grfica del punto de trabajo Q del transistor, especificado a
travs de tres parmetros: I
CQ
, I
BQ
y la V
CEQ
. Este punto se encuentra localizado dentro de una recta denominada
recta de carga esttica: si Q se encuentra en el lmite superior de la recta el transistor estar saturado, en el lmite
inferior en corte y en los puntos intermedios en la regin lineal. Esta recta se obtiene a travs de la ecuacin del
circuito que relaciona la I
C
con la V
CE
que, representada en las curvas caractersticas del transistor de la figura
1.8.b, corresponde a una recta. La tercera ecuacin de (1.17) define la recta de carga obtenida al aplicar KVL al
circuito de polarizacin, de forma que
V V I R
CC CE C C
+
(1.18)
Para dibujar esta recta de una manera sencilla en el plano (V
CE
, I
C
) del transistor se selecciona dos puntos: a)
V
CE
=0, entonces I
C
=V
CC
/R
C
; b) I
C
=0, entonces V
CE
=V
CC
. Estos puntos se pueden identificar en la figura1.8.b
y representan los cortes de la recta de carga esttica con los ejes de coordenadas.
Una de las primeras decisiones relacionadas con la polarizacin de un transistor es seleccionar la situacin
del punto Q. La seleccin ms prctica es situarle en la mitad de la recta de carga esttica para que la corriente de
colector sea la mitad de su valor mximo, condicin conocida como excursin mxima simtrica. Evidentemente
esta es una condicin de diseo que asegurar el mximo margen del punto Q a incrementos de cualquier signo
de la intensidad de colector. Sin embargo, hay muchas otras condiciones de operacin del transistor que exige un
desplazamiento de Q en uno u otro sentido. En estos casos la situacin del punto Q estar definida por las
diferentes restricciones.
1.4.1- Potencia de disipacin esttica mxima (P
CMAX
)
Un transistor de unin polarizado tiene unas tensiones y corrientes en sus terminales que le hacen disipar
energa. Esta potencia de disipacin se puede obtener aplicando la definicin de potencia absorbida por un
elemento tri-terminal, que en caso del transistor, se expresa como
Tema 1
P I V I V
C B BE C CE
+
(1.19)
Debido a que generalmente la I
B
<<<I
C
y la V
BE
<<V
CE
, el primer trmino de esta ecuacin es despreciable
frente al segundo, resultando que
P I V
C C CE
(1.20)
Esta ecuacin representa a una hiprbola en el plano (V
CE,
I
C
) de las curvas caractersticas del transistor. El
fabricante proporciona como dato la potencia de disipacin mxima de un transistor; como ejemplo, el BC547
tiene una P
CMAX
=500mW. En la figura 1.8.b se representa la hiprbola de potencia mxima de un transistor. Es
preciso que el punto del trabajo Q est por debajo de esa curva ya que sino el transistor se daara por efecto
Joule.
1.5.- Circuitos de polarizacin de transistores bipolares
La seleccin del punto de trabajo Q de un transistor se realiza a travs de diferentes circuitos de polarizacin
que fijen sus tensiones y corrientes. En la siguiente hoja, la figura 1.9 incluye con los circuitos de polarizacin
ms tpicos basados en resistencias y fuentes de alimentacin; adems, se indican las ecuaciones que permiten
obtener el punto de trabajo de los transistores. Estos circuitos presentan diferencias en algunos casos importantes.
Por ejemplo, el circuito de la figura 1.8.a es poco recomendable por carecer de estabilidad; bajo ciertas
condiciones se puede producir deriva trmica que autodestruye el transistor. La polarizacin de corriente de base
de la figura 1.9 es mucho ms estable aunque el que ms se utiliza con componentes discretos es el circuito de
autopolarizacin. La polarizacin de colector-base asegura que el transistor nunca entra en saturacin al mantener
su tensin colector-base positiva.
1.6- Transistores de efecto de campo
Los transistores de efecto de campo o FET (Field Electric Transistor) son particularmente interesantes en
circuitos integrados y pueden ser de dos tipos: transistor de efecto de campo de unin o JFET y transistor de
efecto de campo metal-xido semiconductor (MOSFET). Son dispositivos controlados por tensin con una alta
impedancia de entrada (10
12
). Ambos dispositivos se utilizan en circuitos digitales y analgicos como
amplificador o como conmutador. Sus caractersitcas elctricas son similares aunque su tecnologa y estructura
fsica son totalmente diferentes.
Ventajas del FET:
1) Son dispositivos controlados por tensin con una impedancia de entrada muy elevada (10
7
a 10
12
).
2) Los FET generan un nivel de ruido menor que los BJT.
3) Los FET son ms estables con la temperatura que los BJT.
4) Los FET son ms fciles de fabricar que los BJT pues precisan menos pasos y permiten integrar ms
dispositivos en un C1.
5) Los FET se comportan como resistencias controlados por tensin para valores pequeos de tensin
drenaje-fuente.
6) La alta impedancia de entrada de los FET les permite retener carga el tiempo suficiente para permitir
su utilizacin como elementos de almacenamiento.
7) Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes.
Desventajas que limitan la utilizacin de los FET:
Tema 1
CIRCUITOS DE POLARIZACION DE TRANSISTORES DE UNION
Polarizacin de corriente de base
RB
RC
VCC
RE
I
V V
R h R
I h I
V V I R
h
h
R
Si I I h
I
V V
R h R
V V I R R
B
CC BE
B FE E
C FE B
CE CC C C
FE
FE
E
B C FE
B
CC BE
B FE E
CE CC C C E

+ + ( )
+
+
_
,
'
<<< >>>

+
+ ( )
'
1
1
1 ( )
Polarizacin de tensin de base constante
RB
RC
VCC
RE
VBB
I
V V
R h R
I h I
V V I R
h
h
R
B
BB BE
B FE E
C FE B
CE CC C C
FE
FE
E

+ + ( )
+
+
_
,
'
1
1
Autopolarizacin
RB2
RC
VCC
RE
RB1
RB
RC
VCC
RE
VBB
Indnticas frmulas al caso anterior, siendo
R R R
R R
R R
V
R
R R
V
B B B
B B
B B
BB
B
B B
CC

+
+
1 2
1 2
1 2
1
1 2
||
Polarizacin de colector-base
RB
RC
VCC
RE
I
V V
R h R R
I h I
V I R V
B
CC BE
B FE C E
C FE B
CE B B BE

+ + ( ) + ( )
'
1
El transistor nunca entra en saturacin
Figura 1.9. Algunos circuitos de polarizacin tpicos con transistores bipolares.
1) Los FET presentan una respuesta en frecuencia pobre debido a la alta capacidad de entrada.
2) Los FET presentan una linealidad muy pobre, y en general son menos lineales que los BJT.
3) Los FET se pueden daar debido a la electricidad esttica.
En este apartado se estudiarn brevemente las caractersticas de ambos dispositivos orientadas principalmente
a sus aplicaciones analgicas.
1.7.- Caractersticas elctricas del JFET
El JFET de canal n est constituido por una barra de silicio de material semiconductor de tipo n con dos
regiones (islas) de material tipo p situadas a ambos lados. Es un elemento tri-terminal cuyos terminales se
denominan drenador (drain), fuente (source) y puerta (gate). En la figura 1.10.a se describe un esquema de un
JFET de canal n, en la 1.10.b el smbolo de este dispositivo y en la 1.10.c el smbolo de un JFET de canal P.
p p
n
Puerta
Drenador
Fuente
Drenador
Fuente
Puerta
Drenador
Fuente
Puerta
a) b) c)
Figura 1.10. a) JFET de canal n. b) Smbolo de un JFET de canal n. c) Smbolo de un JFET de canal p.
La polarizacin de un JFET exige que las uniones p-n estn inversamente polarizadas. En un JFET de canal
n, o NJFET, la tensin de drenador debe ser mayor que la de la fuente para que exista un flujo de corriente a
travs de canal. Adems, la puerta debe tener una tensin ms negativa que la fuente para que la unin p-n se
encuentre polarizado inversamente. Ambas polarizaciones se indican en la figura 1.11.
+
p p
n
Puerta
Drenador
Fuente
+
V
GS
V
DS
I
D
V
DS
V
GS
=0
R
U
P
T
U
R
A
L
I
N
E
A
L
SATURACION
CORTE
V
GS
=-1V
BV
DS0
V
GS
=-2 V
V
GS
=-3 V
I
DSS
Figura 1.11. Caractersticas de un NJFET.
Las curvas de caractersticas elctricas de un JFET son muy similares a las curvas de los transistores
bipolares. Sin embargo, los JFET son dispositivos controlados por tensin a diferencia de los bipolares que son
dispositivos controlados por corriente. Por ello, en el JFET intervienen como parmetros: I
D
(intensidad drain o
drenador a source o fuente), V
GS
(tensin gate o puerta a source o fuente) y V
DS
(tensin drain o drenador a
source o fuente). Se definen cuatro regiones bsicas de operacin: corte, lineal, saturacin y ruptura. A
continuacin se realiza una descripcin breve de cada una de estas regiones para el caso de un NJFET.
Regin de corte
En esta regin la intensidad entre drenador y fuente es nula (I
D
=0). En este caso, la tensin entre puerta y
fuente es suficientemente negativa que las zonas de inversin bloquean y estrangulan el canal cortando la corriente
entre drenador y fuente. En las hojas tcnicas se denomina a esta tensin como de estrangulamiento o pinch-off y
se representa por V
GS
(off) o V
p
. Por ejemplo, el BF245A tiene una
V
GS
(off)=-2V.
Regin lineal
En esta regin, el JFET se comporta como una resistencia no
lineal que es utilizada en muchas aplicaciones donde se precise una
resistencia variable controlada por tensin. El fabricante proporciona
curvas de resistencia drenador-fuente (r
ds
(on)) para diferentes
valores de V
GS
tal como se muestra en la figura 1.12. En esta regin
el transistor JFET verifica las siguientes relaciones:
r
DS
D
DS
DS GS GS
GS p
GS p DS
on
I
V
V V
Vp
V
Vp
V V
V V V
( )
/
/
/
/

_
,
_
,
_
,
>

1 2
3
1 2
3 2
3 2
1 2
(1.21)
Regin de saturacin
En esta regin, de similares caractersticas que un BJT enla regin lineal, el JFET tiene unas caractersticas
lineales que son utilizadas en amplificacin. Se comporta como una fuente de intensidad controlado por la tensin
V
GS
cuya I
D
es prcticamente independiente de la tensin V
DS
. La ecuacin que relaciona la I
D
con la V
GS
se
conoce como ecuacin cuadrtica o ecuacin de Schockley que viene dada por
I I
V
V
V V
V V V
D DSS
GS
p
GS p
DS GS p

_
,
>

1
2
(1.22)
donde V
p
es la tensin de estrangulamiento y la I
DSS
es la corriente de saturacin. Esta corriente se define
como el el valor de I
D
cuando V
GS
=0, y esta caracterstica es utilizada con frecuencia para obtener una fuente de
corriente de valor constante (I
DSS
). La ecuacin 1.22 en el plano I
D
y V
GS
representa una parbola desplazada en
V
p
. Esta relacin junto a las caractersticas del JFET de la figura 1.11 permiten obtener grficamente el punto de
trabajo Q del transistor en la regin de saturacin. La figura 1.13 muestra la representacin grfica de este punto
Tema 1
Figura 1.12. Resistencia drenador-fuentede
un transistor NJFET en la regin lineal.
Q y la relacin existente en ambas curvas las cuales permiten determinar el punto de polarizacin de un transistor
utilizando mtodos grficos.
I
D
V
DS
I
DSS V
GS
=0
V
p
V
GS
recta de carga esttica
Q
V
GSQ
I
DQ
V
GSQ
V
DSQ
Figura 1.13. Curvas caractersticas de un JFET.
Regin de ruptura
Una tensin alta en los terminales del JFET puede producir ruptura por avalancha a travs de la unin de
puerta. Las especificaciones de los fabricantes indican la tensin de ruptura entre drenaje y fuente con la puerta
cortocircuitada con la fuente; esta tensin se designa por BV
DSS
y su valor est comprendido entra 20 y 50 V. Las
tensiones de polarizacin nunca deben superar estos valores para evitar que el dispositivo se deteriore.
Por ltimo, comentar las diferencias existentes entre un NJFET y PJFET. Las ecuaciones desarrolladas
anteriormente para el JFET son vlidas para el PJFET considerando el convenio de signos indicados en la tabla
1.2.
N-JFET P-JFET
V
GS
<0
V
DS
>0
I
D
>0
V
p
<0
V
GS
>0
V
DS
<0
I
D
<0
V
p
>0
Tabla 1.2. Convenio de signos en las tensiones y corrientes de un NJFET y PJFET.
N
M
O
S
Drenador
Fuente
Puerta
Drenador
Fuente
Puerta
Drenador
Fuente
Puerta
Drenador
Fuente
Puerta
Substrato
P
M
O
S
Drenador
Fuente
Puerta
Drenador
Fuente
Puerta
Drenador
Fuente
Puerta
Drenador
Fuente
Puerta
Substrato
Figura 1.14. Smbolos de transistores NMOS y PMOS.
1.8. Transistores MOSFET
Los transistores MOSFET o Metal-Oxido-Semiconductor (MOS) son dispositivos de efecto de campo que
utilizan un campo elctrico para crear una canal de conduccin. Son dispositivos ms importantes que los JFET
ya que la mayor parte de los circuitos integrados digitales se construyen con la tecnologa MOS. Existen dos
tipos de transistores MOS: MOSFET de canal N o NMOS y MOSFET de canal P o PMOS. A su vez, estos
transistores pueden ser de acumulacin (enhancement) o deplexion (deplexion); en la actualidad los segundos
estn prcticamente en desuso y aqu nicamente sern descritos los MOS de acumulacin tambin conocidos
como de enriquecimiento. La figura 1.14 indica los diferentes smbolos utilizados para describir los transistores
MOS.
En la figura 1.15 se describe la estructura fsica de un MOSFET de canal N con sus cuatro terminales:
puerta, drenador fuente y substrato; normalmente el sustrato se encuentra conectado a la fuente. La puerta, cuya
dimensin es WL, est separado del substrato por un dielctrico (Si0
2
) formando una estructura similar a las
placas de un condensador. Al aplicar una tensin positiva en la puerta se induce cargas negativas (capa de
inversin) en la superficie del substrato y se crea un camino de conduccin entre los terminales drenador y fuente.
La tensin mnima para crear ese capa de inversin se denomina tensin umbral o tensin de threshold (V
T
) y es
un parmetro caracterstico del transistor. Si la V
GS
<V
T
, la corriente de drenador-fuente es nula; valores tpicos de
esta tensin son de de 0.5 V a 3 V.
DIFUSION-N DIFUSION-N
SUBSTRATO-P
L
W
puerta
d
r
e
n
a
d
o
r
f
u
e
n
t
e
Figura 1.15. Estructura fsica de un transistor NMOS
Los transistores JFET y MOSFET tienen una estructura fsica muy diferente pero sus ecuaciones analticas
son muy similares. Por ello, en los transistores MOS se definen las mismas regiones de operacin: corte, lineal,
saturacin y ruptura. En la figura 1.16 se muestran las curvas de caractersticas elctricas de un transistor NMOS
con las diferentes regiones de operacin que son descritas brevemente a continuacin.
Regin de corte
Se verifica que V
GS
<V
T
y la corriente I
D
es nula.
Regin lineal
El transistor se comporta como un elemento resistivo no lineal controlado por tensin. Verifica las siguientes
ecuaciones:
Tema 1
I V V V
V
V V V V V
D GS T DS
DS
DS GS T GS T
( )
1
]
1
1
< < >
2
2
0 y
(1.23)
siendo
W
L
k
(1.24)
un parmetro caracterstico del MOS que depende de la tecnologa a travs de la constante k y del tamao de la
puerta del transistor (W la anchura y L la longitud).
I
D
V
DS
V
GS
=+2
V
T
+V
GS
+3
+4
+5
SATURACIN
L
I
N
E
A
L
SATURACIN
CORTE
Figura 1.16. Curvas de caractersticas de un NMOS.
Regin saturacin
El transistor se comporta como una fuente de corriente controlada por la tensin V
GS
. Verifica las siguientes
ecuaciones:
I
V V
V V V V V
D GS T
GS T DS GS T
( )
< < >
2
0
2
y
(1.25)
siendo el parmetro descrito en la ecuacin 1.24. En esta regin, la relacin cuadrtica entre V
GS
e I
D
se
representa en la grfica de la izquierda de la figura 1.16, y de una manera similar a los transistores JFET, puede
ser utilizada para determinar por mtodos grficos el punto de polarizacin de los transistores aunque rara vez se
recurre a ellos.
Regin de ruptura
Un transistor MOS puede verse afectado por fenmenos de avalancha en los terminales drenador y fuente, y
roturas en la capa de xido fino de la puerta que pueden daar irreversiblemente al dispositivo.
NMOS PMOS
V
GS
>0
V
DS
>0
I
D
>0
V
T
>0
V
GS
<0
V
DS
<0
I
D
<0
V
T
<0
Tabla 1.3. Convenio de signos en las tensiones y corrientes de un NMOS y PMOS.
Por ltimo, sealar que en la tabla 1.3 se indican las diferencias en el signo y sentido de las corrientes y
tensiones existentes entre transistores NMOS y PMOS.
1.9. Polarizacin de los FET
Los circuitos bsicos que se utilizan para polarizar los BJT se pueden emplear para los MOSFET. EL JFET
tiene el inconveniente de que la tensin V
GS
debe ser negativa en un NJFET (positiva en un PJFET) que exige
unos circuitos de polarizacin caractersticos para este tipo de dispositivos. En este apartado nicamente se
presentan dos de los circuitos ms utilizados: polarizacin simple (figura 1.17), se utiliza una fuente de tensin
externa para generar una V
GS
<0, y autopolarizacin (figura 1.18), la cada de tensin en la resistencia R
S
debida a
I
D
permite generar una V
GS
<0.
R
L
V
CC
V
GG
R
G
NJFET
I I
V
V
V V
V I R V
D DSS
GS
p
GS GG
DD D L DS

_
,
'
1
2
a) b)
I
D
V
DS
I
DSS V
GS
=0
V
p
V
GS
V
CC
=I
D
R
L
+V
DS
Q
V
GSQ
=V
GG
I
DSQ
-V
GG
V
DSQ
c)
Figura 1.17. Circuito de polarizacin simple de un NJFET. a) Diagrama circuital. b) Ecuaciones analticas. c)
Representacin grfica del punto de trabajo.
Tema 1
R
L
V
CC
R
G
NJFET
R
S
I I
V
V
V I R
V I R R V
D DSS
GS
p
GS D S
DD D L S DS

_
,

+ +
'
1
2
( )
a) b)
I
D
V
DS
I
DSS V
GS
=0
V
p
V
GS
V
CC
=I
D(
R
L
+R
S
)+V
DS
Q
V
GSQ
I
DQ
-V
GSQ
V
DSQ
1/R
S
c)
Figura 1.18. Autopolarizacin de un NJFET. a) Diagrama circuital. b) Ecuaciones analticas. c) Representacin grfica del
punto de trabajo.
P1. 1 En la figura P1.1.a se muestra las caractersticas
elctricas del diodo BA222. Para este diodo, se
pide:
a) Obtener el modelo ideal, modelo de
fuente de tensin y modelo de fuente de
tensin con resistencia.
b) Para el circuito de la figura P1.1.b,
determinar el punto de trabajo del diodo
BA222 utilizando mtodos grficos.
Figura P1.1.a. Caractersticas del diodo BA222
+
V
CC
BA222
R
V
CC
=2 V
R=20
Figura P1.1.b
P1. 2 Calcular el punto de operacin de los circuitos
de las figuras P1.2.a, PI2.b y P1.2.c
suponiendo que los transistores estn
trabajando en la regin lineal. Datos: =200,
V
BE
=0.6 V.
V
CC
R
C
R
B
R
C
=6k
R
B
=540k
V
CC
=12 V
Figura P1.2.a
V
CC
V
BB
R
C
R
B
R
C
=6k
R
B
=800k
V
BB
=5V
V
CC
=10 V
Figura P1.2.b
V
CC
R
B1
R
B2
R
C
R
E
R
C
=R
E
=1k
R
B1
=R
B2
=200k
V
CC
=10 V
Figura P1.2.c
P1. 3 Calcular el punto de operacin de los
transistores de las figuras P1.3.a, P1.3.b y
P1.3.c e indicar su zona de operacin.
Datos: NPN: =100, V
BE
(sat)=0.2 V, V
BE
(sat)
= 0.8 V, V
BE
(lin)=0.7, V
BE
=0.6 V
PNP: =100, V
BE
(sat)=-0.2 V, V
BE
(sat)
= -0.8 V, V
BE
(lin)=-0.7, V
BE
=-0.6 V
Tema 1
Problemas
V
CC
R
C
R
B1
R
B2
R
E
R
L
R
C
=1k
R
E
=4k
R
B1
=R
B2
=12k
R
L
=2k
V
CC
=10 V
Figura P1.3.a
V
CC
V
o
V
i
R
C
R
B
R
C
=12k
R
B
=200k
V
CC
=12 V
Figura P1.3.b
V
CC
V
CC
=-15 V
R
E
=2k
R
B
=200k
R
E
R
B
Figura P1.3.c
V
CC
R
L
R
E
V
BB
V
CC
=12 V
V
BB
=2 V
R
E
=430
+
Figura P1.4
P1. 4 Para el circuito de la figura P1.4, se pide:
a) Calcular I
C
, I
B
y V
i
que hacen que el
transistor se encuentre entre la frontera
de saturacin y lineal.
b) Calcular I
C
, I
B
y V
i
que hacen que el
transistor se encuentre entre la frontera
de corte y lineal.
b) Calcular I
C
, I
B
y V
CE
para Vi=0, 2, 4, 10
V
Datos: V
BE
=0.6 V, V
BE
(lin)=0.7V, V
BE
(sat)
=0.8V, V
CE
(sat)=0.2V, h
FE
=50.
P1. 5 Calcular el punto de trabajo del transistor de la
figura P1.5 para h
FE
=50, 100 y 200.
Datos: V
CE
(sat)=-0.2 V, V
BE
(sat)=-0.8 V,
V
BE
=-0.6 V.
V
CC
V
CC
=-15 V
R
E
=2k
R
B
=200k
R
E
R
B
Figura P1.5
P1. 6 El circuito de la figura P1.6 es una fuente de
corriente (I
C
es independiente del valor de R
L
).
Si =200, calcular:
a) Valor de I
C
.
b) Rango de R
L
para que el circuito
funcione correctamente como fuente de
corriente.
V
CC
R
L
R
E
V
BB
V
CC
=12 V
V
BB
=2 V
R
E
=430
+
Figura P1.6
P1. 7 Calcular el punto de trabajo de los transistores
de los circuitos de lsa figuras P1.7.a y P1.7.b
Datos: Transistor: V
BE
=0.6 V, V
BE
(lin)=0.7V,
V
BE
(sat)=0.8V, V
CE
(sat)=0.2V, =50; Diodos:
V
d
=0.7 V y Vz=3.6 V.
V
CC
D1
D2
R
B1
R
B2
R
C
R
E
R
B1
=100k
R
B2
=1k
R
C
=100
R
E
=1k
V
CC
=10 V
Figura P1.7.a
V
CC
D1
R
C
R
E
R
B R
B
=47k
R
C
=R
E
=1k
V
CC
=10 V
Figura P1.7.b
P1. 8 Calcular el valor de las resistencias que
polarizan a los transistores en el punto de
trabajo indicado en las figuras P1.8.a y P1.8.b.
V
CC
R
C
R
E
R
B
V
CC
=20 V
=50
I
C
=2.01mA
I
B
=40.1A
V
CE
=14 V
Figura P1.8.a
V
CC
R
B1
R
B2
R
C
R
E
V
CC
=22 V
=140
I
C
=0.85mA
I
B
=6.05A
V
CE
=12.22 V
Figura P1.8.b
Tema 1
Figura P1.9.a. Curvas caractersticas del transistor NJFET BF245A.
P1. 9 El BF245A es un transistor JFET de canal N
para aplicaciones de amplificacin en
VHF/UHF. Las caractersticas DC de este JFET
se muestran en la figura P1.9.a. Con esta
informacin determinar el punto de trabajo de
los transistores de las figuras P1.9.b, P1.9.c y
P1.9.d.
V
CC
BF245A
R
D
R
S
R
G
V
CC
=15 V
R
D
=1.6k
R
S
=600
R
G
=5M
Figura P1.9.b
V
CC
BF245A
V
CC
=15 V
R
G1
=75k
R
G2
=11k
R
D
=1k5
R
S
=1k
R
D
R
S
R
G1
R
G2
Figura P1.9.c
BF245A
V
CC
BF245A
V
GG
R
G
R
L
V
CC
=15V
R
G
=1k
R
L
=1k
V
GG
=1 V
Figura P1.9.d
P1. 10 Polarizar a los transistores de las figuras
P1.10.a y P1.10.b en el punto de operacin
sealado. Comprobar el resultado por
mtodos grficos.
I
D
=0.6mA
V
GS
=1 V
V
DS
=6V
15 V
BF245A
R
D
R
S
R
G
Figura P1.10.a
15 V
BF245A
R
D
R
S
R
G1
R
G2
I
D
=1 mA
V
GS
=1,2 V
V
DS
=7 V
Figura P1.10.b
P1. 11 Determinar el punto de trabajo de los
transistores NMOS indicados en la figuraa
P1.11.a y P1.11.b.
Datos: k=33A/V
2
, V
T
=1 V.
V
CC
R
D R
G1
R
G2
W=10m
L=2m
V
CC
=10V
R
G1
=R
G2
=10k
R
D
=2k
Figura P1.11.a
V
CC
R
L
R
G1
R
G2
W=24m
L=2m
V
CC
=10V
R
G1
=R
G2
=20k
R
L
=20k
W=5m
L=2m
Figura P1.11.b

FET y MOSFET

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

FET y MOSFET

Caricato da

Copyright:

Formati disponibili

TEMA 1

Caractersticas del transistor bipolar y

Potrebbero piacerti anche