Sei sulla pagina 1di 7

IEEE LATIN AMERICA TRANSACTIONS, VOL. 7, NO.

1, MARCH 2009

71

Metodology for Lightning Impulse Voltage Divisors Design


D. F. Garca, E. Marls, T. A. Prado, M. Martnez
Abstract This paper presents a design methodology for damped capacitive voltage divider for lightning impulse waves measurement; the methodology includes design verification using three different computational tools (EMTP, MATLAB and ELCUT). The methodology was validated by constructing and testing two 300 kV dividers at the High Voltage Laboratory of the Universidad del Valle. Keywords Lightning voltage divisor, equivalent lightning impulse wave, high voltage measurement. model,

I. INTRODUCCIN

ara realizar la prueba de impulso tipo rayo, se debe garantizar que la onda aplicada al objeto bajo prueba, cumpla con los requerimientos de normas internacionales en cuanto a su forma y magnitud [1],[2]. Por tanto se hace necesario el uso de divisores de tensin para poder registrar de manera precisa la seal aplicada. Hay dos caractersticas de la seal de impulso de tensin tipo rayo que dificultan su medicin: la primera es su magnitud que generalmente es del orden de las decenas de kV hasta los MV. La segunda caracterstica son sus pendientes de variacin rpida las cuales pueden estar en el orden de dcimas de microsegundo. Por ello el divisor debe tener valores adecuados de voltaje nominal, relacin de tensin, respuesta en frecuencia, para que la seal registrada sea una imagen fiel de la seal aplicada al equipo bajo prueba. Los divisores de tensin para medicin de seales de impulso, pueden clasificarse en tres tipos, segn su tecnologa de construccin: resistivos, capacitivos puros y capacitivos amortiguados. Los primeros tienen dos ramas resistivas (alta tensin y de baja tensin), conectadas en serie. En este tipo de divisores cuando la resistencia total es alta, el divisor presenta una caracterstica de transferencia desfavorable y cuando la resistencia total es baja, se afecta la forma de onda de la seal aplicada [3],[4]. Por otro lado las capacitancias parsitas distribuidas a lo largo de la rama de alta tensin ocasionan que el divisor se comporte como un filtro pasa-baja, para que puedan ser usados para medicin de tensiones de impulso requieren emplear electrodos en la parte superior a fin de redistribuir las capacitancias parsitas [5]. El circuito R-C que se forma con las capacitancias parsitas causa que la relacin de transformacin tenga una dependencia respecto de la frecuencia, adems la relacin de transformacin tambin es afectada por la posicin relativa del divisor respecto de los __________________

dems equipos dentro del laboratorio ya que la posicin modifica el valor de las capacitancias parsitas. Los divisores capacitivos puros se presentan como una mejora a los divisores resistivos ya que eliminan la dependencia de la relacin de transformacin con la frecuencia, sin embargo la relacin de transformacin an se ve afectada por la ubicacin del divisor dentro del laboratorio lo que obliga a procesos de recalibracin ms frecuentes [4]. Adicionalmente en los divisores capacitivos puros, para medicin de seales de impulso tipo rayo, se presentan oscilaciones en el frente de la seal medida, debido a las inductancias por conexiones entre los condensadores que conforman la rama de alta tensin y las inductancias de acople entre los diferentes elementos [3],[4],[6]. De otra parte los divisores de tipo capacitivo amortiguado reducen las oscilaciones en la seal de salida mediante la incorporacin de resistencias en las ramas de alta y/o baja tensin de un divisor de tipo capacitivo puro [6]. II. DIVISOR DE TENSIN CAPACITIVO AMORTIGUADO La Fig. 1 muestra el circuito equivalente de un divisor de tensin capacitivo amortiguado (DCA), el cul consta de una capacitancia de alto voltaje (CAV), una resistencia de amortiguamiento (Rda), una capacitancia de bajo voltaje (CBV), una inductancia en serie (Ldiv) que representa la inductancia propia de cada condensador y la debida a las uniones entre condensadores. El modelo tambin incluye una capacitancia equivalente a tierra (Cpar), que representa las capacitancias parsitas entre las uniones de los diferentes componentes y tierra. Vi y Vo son respectivamente los voltajes de entrada y salida del divisor. La capacitancia de alto voltaje es la encargada de asumir la mayor proporcin del potencial a tierra de la seal de impulso mientras que la resistencia amortigua las oscilaciones de alta frecuencia, producidas por la inductancia y las capacitancias del divisor. Este arreglo capacitivo-resistivo, proporciona una seal limpia para la medida a travs de la capacitancia de bajo voltaje [3],[4],[6],[7]. III. REQUERIMIENTOS DEL DCA Para poder medir adecuadamente las seales de impulso, el divisor debe cumplir los siguientes requerimientos: A. Voltaje nominal y voltaje mximo El voltaje nominal del divisor de tensin debe ser por lo menos igual al voltaje mximo entregado por el generador de impulso de voltaje al cual estar asociado.

Diego Fernando Garcia Gomez, Universidad del Valle, Colombia, difegarc@univalle.edu.co Eduardo Marles Saens, Universidad del Valle, Colombia, edmarles@univalle.edu.co Tulio Alberto Prado, Universidad del Valle, Colombia, tuaprac@gmail.com Mauricio Martinez, Universidad del Valle, Colombia, mauristk@hotmail.com

72

IEEE LATIN AMERICA TRANSACTIONS, VOL. 7, NO. 1, MARCH 2009

donde: CS :

Capacitancia equivalente del generador de impulso

Fig. 1 Modelo equivalente del divisor de tensin capacitivo amortiguado.

El voltaje mximo del divisor de tensin se determina al aplicar un factor de seguridad sobre el voltaje nominal, esto con el fin de proteger la capacitancia de alto voltaje ante sobretensiones y para garantizar la vida til de los condensadores que la conforman. B. Relacin de tensin La relacin de tensin (a), es la relacin entre las magnitudes del voltaje de entrada (Vi) y del voltaje de salida (Vo) en el divisor de tensin. La relacin de tensin es determinada mediante (1).

D. Tiempo de respuesta Debido a que la onda de impulso tipo rayo posee variaciones rpidas de la tensin, los tiempos de estabilizacin de la seal de salida del divisor deben ser pequeos, de tal forma que la onda registrada sea una imagen lo ms precisa posible de la onda de tensin aplicada al objeto bajo prueba. Esto se logra con un adecuado tiempo de respuesta (T0). Para determinar si el divisor tiene un apropiado tiempo de respuesta, se debe realizar la prueba de respuesta ante el escaln, definida en la norma IEC60060-1 [4]. La prueba de respuesta ante el escaln consistente en aplicar un escaln de tensin a la entrada del divisor y registrar la seal de salida para luego ser normaliza como se muestra en la Fig. 2.

g(t)

T2

T4

a=

Vi C BV (1 + Rda * C AV ) = Vo C AV

T5 T1 T3 t
Fig. 2 Respuesta ante una entrada escaln.

(1)

Un valor adecuado de relacin de tensin es aquel que ante una seal de entrada del orden de 10% del voltaje nominal del divisor, se obtenga una seal de salida suficientemente grande (decenas de voltios) para que esta sea poco susceptible de ser perturbada por ruidos, y a la vez para la seal de entrada igual al valor nominal del divisor, la seal de salida sea inferior al mximo valor de entrada del equipo registrador. C. Cargabilidad La capacitancia equivalente vista por el generador de impulso de voltaje (GIV), corresponde aproximadamente al paralelo entre la capacitancia del objeto bajo prueba y la capacitancia equivalente a tierra del divisor de tensin. Esta capacitancia equivalente define en gran medida la forma de la seal de impulso. Se puede seleccionar entonces la capacitancia CAV, de tal manera que el divisor represente una carga pequea para el generador de impulso de voltaje (baja cargabilidad), as la capacitancia equivalente vista por el GIV quedara definida primordialmente por el objeto bajo prueba y no por el divisor de tensin. Para tener un divisor de baja cargabilidad, se recomienda que el valor de capacitancia de la rama de alto voltaje cumpla con la relacin dada en (2).

En la Fig. 2, g(t) es el voltaje de salida como respuesta normalizada ante una entrada igual a un escaln unitario y que satisface el teorema de superposicin de respuesta, dado por la Integral de Duhamel [8], expresin con la cual se puede calcular el tiempo T0. Este tiempo de respuesta, se determina de acuerdo a (3).

T0 = T1 T2 + T3 T4 + T5 .. + Tn
donde:

(3)

Ti :

reas de desviacin de la respuesta transitoria g(t) respecto al escaln unitario

Se considera que el divisor de tensin es apto para medir ondas de tensin de impulso tipo rayo, si el tiempo equivalente (T0) es menor a 200 ns [2]. E. Frecuencias de corte El divisor de tensin capacitivo amortiguado se comporta como un filtro pasa-bajo, de segundo orden, es decir que para frecuencias de la seal de entrada mayor a la frecuencia de corte del divisor la seal de salida es atenuada, este comportamiento puede apreciarse en el diagrama de Bode de la respuesta de un divisor capacitivo amortiguado mostrado en la Fig. 3.

C AV

CS 10

(2)

GARCIA GOMEZ et al.: METODOLOGY FOR LIGHTNING

73

A. Determinacin del nmero mnimo de condensadores que conforman CAV La seleccin de los condensadores a emplear en la capacitancia de alto voltaje puede involucrar diversos criterios entre los cuales se pueden mencionar la disponibilidad, costo, voltaje nominal, entre otros. Una vez seleccionados los condensadores a emplear, el nmero mnimo de condensadores de la capacitancia de alto voltaje se determina segn (4).
Fig. 3 Diagrama de bode de la respuesta de un DCA.

nmin =
donde: Vmax: Vnco : nmin :

En la estimacin de los parmetros del divisor se debe cumplir simultneamente la relacin de transformacin y que el divisor de tensin no atene la seal de salida es decir, se deben garantizar unas adecuadas frecuencias de corte en la respuesta en frecuencia compleja (s = + j). La componente oscilatoria sinusoidal (), aparece debido a la interaccin de la capacitancia con la inductancia propia del divisor de tensin y la componente aperidica (), aparece por las componentes de tipo exponencial. F. Distribucin lineal del campo elctrico Debido a que las capacitancias parsitas son diferentes a lo largo de la rama de alto voltaje, se presenta una distribucin no lineal del campo elctrico, esto provoca que los condensadores de los extremos se vean sometidos a mayores esfuerzos elctricos.
8 7

Vmax Vnco

(4)

Voltaje mximo del divisor Voltaje nominal de cada condensador Nmero mnimo de condensadores que integran la capacitancia de alto voltaje CAV

B. Clculo de la capacitancia de alto voltaje (CAV) El valor de la capacitancia de alto voltaje se determina de acuerdo a (5).

C AV
donde: CAV i : n:

C AV _ i n

(5)

Capacitancia de cada condensador de CAV Nmero de condensadores de CAV, ( n n min )

Con relajador Sin relajador

Esfuerzo Elctrico (*105 V/m)

6 5 4 3 2 1 0 0 25

C. Clculo de la capacitancia de bajo voltaje (CBV) En esta etapa del diseo el valor de resistencia de amortiguamiento Rda se desconoce, por tanto para el clculo del valor de CBV, se supone Rda = 0, as el valor de capacitancia de bajo voltaje (CBV), se determina mediante (6).

C BV =
Altura de CAV (%)
50 75 100

C AV a

(6)

Fig. 4 Distribucin del esfuerzo elctrico a lo largo de CAV.

Para disminuir el deterioro y riesgo de falla de los condensadores de la capacitancia de alto voltaje, es necesario uniformizar el campo elctrico a lo largo de CAV, para ello se emplean electrodos relajadores de campo elctrico. La Fig. 4 presenta la distribucin del esfuerzo elctrico en la capacitancia de alto voltaje, cuando se emplea o no los relajadores de campo elctrico. IV. METODOLOGA DE DISEO Para realizar el diseo del divisor se propone una metodologa en la cual se deben llevar a cabo los siguientes pasos:

D. Estimacin de la capacitancia parsita (Cpar) La capacitancia parsita est asociada a la geometra del divisor y a la construccin de la rama de alto voltaje, por ello en [9], se propone una formula aproximada para estimar la capacitancia parsita (7), en funcin de la geometra del divisor y de las caractersticas del medio de propagacin del campo elctrico.

C par = 2 0
donde: Cpar:

(H 1 + H 2 + H 3 )
3

(7)

Capacitancia parsita (F)

74

IEEE LATIN AMERICA TRANSACTIONS, VOL. 7, NO. 1, MARCH 2009

H1: H2: H3: 0:

Alto del divisor (m) Ancho del divisor (m) Largo del divisor (m) Permitividad del vaco (F/m)

E. Determinacin de la inductancia del divisor (Ldiv) No existe una formulacin analtica para el clculo de este parmetro debido a que est influenciado por la disposicin fsica de los condensadores que forman la capacitancia de alto voltaje, las conexiones entre estos y la inductancia propia de cada condensador. Por tal razn la mejor forma para determinar el valor de la inductancia del divisor, es mediante medicin directa, de DC, sobre la rama de alto voltaje. F. Determinacin de la resistencia de amortigamiento (Rda) Al igual que para la inductancia, no existe una formulacin terica para determinar el valor exacto de la resistencia de aislamiento. Segn Zaengl y Kuffel [8], el valor de esta resistencia se encuentra en un rango que va desde dos a cuatro veces el valor de impedancia caracterstica de la capacitancia de alto voltaje. El rango de variacin de Rda es definido en la relacin (8). La Fig. 5 muestra el efecto de emplear diferentes valores de resistencia de amortiguamiento

Fig. 6 Algoritmo para determinar el valor de la resistencia de amortiguamiento.

Ldiv Ldiv Rda 4 C AV + C par C AV + C par

(8)

G. Determinacin de la geometra y ubicacin de los electrodos relajadores de campo elctrico Los relajadores de campo, consisten en uno o dos electrodos cuya forma, tamao y ubicacin modifican la distribucin del campo elctrico a lo largo de CAV. Se puede usar una herramienta computacional de elementos finitos como ELCUT, para evaluar mediante simulacin electrosttica, diferentes alternativas de configuracin de estos electrodos. Se escoge aquella configuracin que garantice una distribucin ms uniforme del campo elctrico a lo largo de la capacitancia de alto voltaje. H. Verificacin de la relacin de tensin y cargabilidad mediante simulacin La verificacin de la relacin y cargabilidad del divisor diseado, se puede realizar mediante simulacin de su comportamiento en una herramienta para anlisis transitorio como el EMTP. La relacin terica se verifica al dividir la magnitud del valor de cresta de la seal de entrada del divisor (Vi), entre la magnitud del valor correspondiente de la seal de salida del divisor (Vo). En la Fig. 7 se muestra la seal de entrada del divisor y su correspondiente seal de salida multiplicada por la relacin terica que se calcul mediante (1). Aqu se observa que las magnitudes de las dos seales a partir del valor cresta coinciden, lo que muestra que la relacin de tensin calculada es correcta. Hasta 6 s se observa un retardo de la seal de salida respecto de la entrada, introducido por el divisor.

Fig. 5 Efecto en la respuesta de la seal para diferentes valores de resistencia de amortiguamiento.

Para encontrar el valor adecuado de Rda se simula el comportamiento del divisor de tensin empleando el modelo equivalente de la Fig. 1. El anlisis se inicia utilizando el mnimo valor de resistencia de amortiguamiento y se modifica su valor dentro del rango estipulado, hasta obtener una seal de salida correspondiente con la seal de impulso de entrada aplicada. La Fig. 6 presenta el procedimiento seguido para determinar la resistencia de amortiguamiento.

GARCIA GOMEZ et al.: METODOLOGY FOR LIGHTNING


250

75

200

Voltaje (kV)

150

100

Vi a*Vo

50

0 0 2 4 6 8

Tiempo (s)

10

12

14

16

18

20

Fig. 7 Verificacin de la relacin de transformacin con EMTP.

Por otra parte la cargabilidad se determina al comparar la seal de salida del GIV (Vi), cuando se tiene conectado el divisor, respecto de cuando no se conecta este al generador, tal como se muestra en la Fig. 8 Para garantizar una baja cargabilidad, no deben presentarse cambios significativos en la magnitud del voltaje, ni en la forma de la onda del GIV cuando est o no conectado el divisor.
250

Fig. 9 Interseccin del plano de ganancia del divisor y su superficie de respuesta en frecuencia H[s].

200

Voltaje (kV)

150

100

Sin Divisor Con Divisor

50

Fig. 10 Proyeccin de la Interseccin de la ganancia del divisor y la superficie de respuesta en frecuencia H[s], vista desde el eje .
0 2 4 6 8 10 12 14 16 18 20

Tiempo (s)

Fig. 8 Ondas de salida del GIV, simulacin con y sin el divisor de tensin conectado.

I. Determinacin de las frecuencias de corte del divisor Para determinar las frecuencias de corte, se puede emplear un programa como MATLAB, mediante el cual se grafica la curva de ganancia del divisor, en funcin de las frecuencias y , a partir de la funcin de transferencia del divisor (9).
H ( + j ) = k1 ( + j )2 + k 2 ( + j ) + k 3 k0

(9)

donde:

k0 , k1, k2 , k3 :

Constantes que dependen de los parmetros del divisor

Fig. 11 Proyeccin de la ganancia del divisor y la superficie de respuesta en frecuencia H[s], vista desde el eje .

La superficie de la ganancia del divisor intercepta el plano de 0.001, es decir sin atenuacin de la seal de salida del divisor. Los puntos extremos de la interseccin de las dos superficies corresponden a las frecuencias de corte de y . La Fig. 9 muestra la interseccin de la curva de ganancia del divisor y el plano de ganancia 0.001, mientras que la Fig. 10 y la Fig. 11 muestran la proyeccin de las intersecciones, vistas desde los ejes y respectivamente.

V.

VALIDACIN DE LA METODOLOGA DE DISEO

La metodologa de diseo planteada en este artculo se valid mediante la construccin de dos divisores de tensin de 300 kV [10],[11]. La Fig. 12 muestra una fotografa de los dos divisores construidos. Cada uno de los divisores fue diseado para ser usado en un generador de impulso de voltaje diferente. En ambos casos el uso de las herramientas computacionales durante el diseo,

76

IEEE LATIN AMERICA TRANSACTIONS, VOL. 7, NO. 1, MARCH 2009

permiti utilizar para la construccin de los divisores elementos comerciales de bajo voltaje (<3 kV), lo que redujo ostensiblemente el valor final de los divisores. En la Fig. 13 se muestra la salida de uno de los divisores construidos y se compara con la seal de un divisor de tipo resistivo. Se puede apreciar la similitud de la forma de las dos respuestas, la diferencia en magnitud de las dos seales, se debe a que la relacin de tensin del divisor resistivo es mayor que la del divisor capacitivo amortiguado. Comparaciones similares se emplearon en la verificacin del funcionamiento del DCA, estas incluyeron ms de 80 impulsos de diferente magnitud y polaridad as como seales de entrada con diferentes tiempos de frente y de cola.

VI. CONCLUSIONES El artculo present una propuesta de metodologa de diseo de divisores de tensin de tipo capacitivo amortiguado, para medicin de tensiones de impulso tipo rayo. La metodologa parte de la teora clsica para el diseo de divisores de tensin desarrollada durante los aos 70s y se perfecciona con el apoyo de herramientas computacionales modernas como EMTP, MATLAB y ELCUT. Mediante este trabajo se mostr como puede emplearse el EMTP para seleccionar de manera ms certera la resistencia de amortiguamiento del divisor. As mismo se evidencia las ventajas de estimar durante la etapa de diseo el comportamiento transitorio del divisor ya que esto permite ajustar los parmetros del diseo. Tambin se expuso la utilidad del empleo de programas MEF como ELCUT, para un mejor diseo de los electrodos relajadores de campo, lo cual repercute en un mejor comportamiento del divisor y en una mayor expectativa de vida de los componentes de la rama de alta tensin del mismo. En el artculo adems se enseo como puede emplearse MATLAB, para determinar si con los parmetros seleccionados se obtendr una adecuada respuesta transitoria del divisor, al evaluar el compromiso entre la ganancia del divisor y su respuesta transitoria H(s). La aplicacin de la metodologa propuesta permiti la construccin de dos divisores capacitivos amortiguados de 300 kV, empleando componentes de baja tensin lo que redujo de manera ostensible el costo final de los equipos. REFERENCIAS
[1] [2] IEEE Standard Techniques for High-Voltage Testing, IEEE Standard 4-1995, Mar de 1995. IEC 60060-2 High voltage test techniques - Part 2: Measuring systems, IEC, Mar de 1996. K. Feser, A new type of voltage divide for the measumerement of high impulse and a.c voltage, Haefely Test AG., 1971. [Online]. Available: http://www.haefely.com/30-downloads/index.php. A.J. Schwab and J.H.W. Pagel, Precision Capacitive Voltage Divider for Impulse Voltage Measurements, IEEE Transactions on Power Apparatus and Systems, Volume PAS-91, Issue 6, Nov. 1972 Page(s):2376 - 2382. A. Bergman and J. Hllstrm. Rotterdam, Impulse dividers for dummies, in XIIIth. International Symposium on High Voltage Engineering, 2003. K. Feser, Transient Behaviour of Damped Capacitive Voltage Dividers of Some Million Volts, IEEE Transactions on Power Apparatus and Systems, Volume PAS-93, Issue 1, Jan. 1974 Page(s):116 - 121. L. Liang, W. Song, Z. Huigao, W. An and L. Yanming. Beijing, Development of a Broad Bandwidth High Voltage Divider, in Proceedings of the XIVth. International Symposium on High Voltage Engineering, 2005. E. Kuffel, W. S. Zaengl and J. Kuffel, High Voltage EngineeringFundamentals, 2nd ed., Butterworth-Heinemann, Ed. Great Britain, Newnes, 2000, pp. 136-137. W. S. Zaengl, y E. Kuffel, High Voltage Engineering. New York: Pergamon Press ltd, 1970.

Fig. 12 Divisores de tensin de impulso construidos.


250

[3]

200

[4]

150

Voltaje (kV)

100

[5]
Divisor resistivo

50

Divisor capacitivo amortiguado

[6]

-50 -5 0 5 10 15 20 25 30 35 40 45 50

Tiempo (s)

[7]

Fig. 13 Ondas de salida obtenidas en la verificacin de uno de los divisores construdos.

Para este divisor en particular, la diferencia entre la relacin de tensin de diseo y la obtenida experimentalmente fue del 1.08%. As mismo los errores, entre los dos divisores, en el tiempo de cresta no superaron el 4% y en el tiempo de cola el 2% [10].

[8]

[9]

[10] T. Cadavid y M. Martinez Diseo y construccin de un divisor de tensin capacitivo amortiguado de 300 kV. Cali: Tesis Universidad del Valle. 2006

GARCIA GOMEZ et al.: METODOLOGY FOR LIGHTNING


[11] D. Garca y T. Cadavid Construccin de un divisor de tensin de impulso capacitivo amortiguado de 300 kV para la empresa Transformadores Magnetron S.A.. Pereira: 2006-2007 Eduardo Marls Saenz. Naci el 2 de enero de 1970, graduado como Ingeniero Electricista y magster de generacin de energa de la Universidad del Valle en los aos 1997 y 2001 respectivamente. Actualmente se desempea como Profesor Auxiliar de la Escuela de Ingeniera Elctrica y Electrnica de la Universidad del Valle y forma parte del Grupo de Investigacin en Alta Tensin GRALTA. Tulio Alberto Prado Cadavid. Naci el 25 de octubre de1979, graduado como Ingeniero, Electricista de la Universidad del Valle, Cali Colombia 2006. Desarroll su trabajo de grado en el Grupo de Investigacin en Alta Tensin GRALTA de la Universidad del Valle. Actualmente se desempea como ingeniero de proyectos de la empresa Protelec Ltda.

77

AGRADECIMIENTOS
Los autores agradecen al Grupo de Investigacin en alta Tensin de la Universidad del Valle, por el apoyo brindado para el desarrollo del presente trabajo.

Diego Fernando Garca Gmez. Naci el 15 de mayo de 1974, graduado como Ingeniero Electricista y magster de generacin de energa de la Universidad del Valle en los aos 1999 y 2003 respectivamente. Actualmente se desempea como Profesor Asistente de la Escuela de Ingeniera Elctrica y Electrnica de la Universidad del Valle y forma parte del Grupo de Investigacin en Alta Tensin GRALTA.

Mauricio Martinez Vera. Naci el 21 de agosto de1979, graduado como Ingeniero, Electricista de la Universidad del Valle, Cali Colombia 2006. Desarroll su trabajo de grado en el Grupo de Investigacin en Alta Tensin GRALTA de la Universidad del Valle.

Potrebbero piacerti anche