TECNOLOGA DE COMPUTADORES (Ingeniera Informtica Grupo A)

EXAMEN 10-06-2008.

El valor del test es de 5 puntos. Una pregunta de test incorrecta anula una correcta.
No se puede utilizar calculadora

1.- El resultado de la digitalizacin de una seal analgica, es una

secuencia de palabras cdigo que representa las amplitudes de las
muestras, de dicha seal, tomadas a intervalos regulares de tiempo.
2.- Sea S un dgito binario y A una secuencia cualquiera de dgitos
binarios. Se cumple que : (SA)CU x 24 = (SASSSS)CU.
3.- Sea S un dgito binario y A una secuencia de 4 dgitos binarios. Se
cumple que : (SA)CU =(SB)SM siendo B= (SSSS) XOR (A).
4.- Sea A una secuencia cualquiera de dgitos binarios. Se cumple que :
(1A0)CU = (1A1)CD .
5.- La siguiente igualdad es cierta : (011)CU (111110)CD + (1101)SM =
(0000)CD .
6.- La precisin de un nmero real representado segn la norma IEEE754 es mayor cuantos ms dgitos se destinen al campo del exponente.
7.- La condicin necesaria y suficiente para que un determinado cdigo
permita la correccin de errores en N bits es que su distancia sea
como mnimo N+1.
8.- Un cdigo denso permite detectar errores en un solo dgito.
9.- La informacin aportada por una palabra cdigo perteneciente a un
cdigo cclico de n dgitos es siempre de n bits.
10.- Sean A y b dos palabras cdigo de N dgitos binarios, cada una de
ellas perteneciente a un cdigo de distancia uno. La informacin
aportada por A es siempre igual a la informacin aportada por B.
11.- Al no ser asociativo el operador NOR, utilizando nicamente puertas
NOR de dos entradas no se puede implementar el trmino (a+b+c+d).
12.- Se cumple que : f(d,c,b,a) = 4(0,2,4,6,8) + (10,11,12,13,14,15) =
4(14,12,10,8,6) (5,4,3,2,1,0).

13.- Sea f(c,b,a) = cba + cba+ cba y

g(c,b,a) = (c+b+a)(c+b+a)(c+b+a)(c+b+a)(c+b+a)
se cumple que f(c,b,a) = g(c,b,a)
14.- Se cumple que : dc + ca + ca es una expresin mnima de la funcin
f(d,c,b,a) = 4(0,2,4,5,6,7,8,10,13,15) .
15.- Todos los minitrminos de una funcin son implicados primos de la
misma.
16.- Considerando circuitos pertenecientes a la misma familia lgica, una
salida con fan-out trece puede conectarse a cuatro entradas con fanin tres.
17.- Si en una familia lgica se cumple la condicin de compatibilidad
lgica, podremos asegurar que los mrgenes de ruido en continua son
mayores o iguales que cero.
18.- Las familias lgicas que presentan un alto consumo por puerta no son
adecuadas para la fabricacin de circuitos integrados de muy alta
escala de integracin.
19.- Si la salida de un circuito digital es sometida a una carga que supera
su fan-out se deterioran los niveles lgicos en dicha salida.
20.- La salida de un circuito combinacional puede depender de s misma.
21.- En un codificador sin prioridad (en binario natural), si se activan
simultneamente las entradas de orden dos y seis, en la salida
aparece la palabra cdigo ocho.
22.- En un codificador con prioridad habilitado, si hay peticin de servicio
se desactiva la salida GS.
23.- Cuando se asocian dos codificadores con prioridad, el bloque menos
prioritario es el que recibe la entrada de habilitacin (EI) de la salida
de habilitacin (EO) del otro.
24.- La salida Z de un multiplexor de 4 canales (D0, D1, D2, D3), con
entrada de habilitacin (EI) activa a nivel bajo, se puede expresar
como: Z = (D0S1'S0' + D1S1'S0 + D2S1S0' + D3S1S0)EI donde S0 y S1
son las entradas de seleccin.

25.- Sea un decodificador binario natural de 3 a 8 con salidas (D0, D1, D2,
...,D6,D7) activas a nivel alto. Se cumple que : (D0 + D3 + D5 + D7)=
3(1,2,4,6).

37.- Los biestables con sincronismo maestro-esclavo, independientemente

de la lgica de disparo, eliminan el problema de la captacin de unos.

26.- Utilizando nicamente 16 multiplexores de 4 canales simples, se

puede implementar un multiplexor de 16 canales de 4 dgitos cada uno.

38.- No hay diferencia entre el cronograma de un biestable D sincronizado

por flanco de bajada y el de un biestable D maestro-esclavo, cuyo
maestro capta por nivel alto.

27.- Los demultiplexores se implementan con codificadores, empleando

como entrada de datos una de las entradas de habilitacin de stos.

39.- No en todos los biestables el prximo estado depende del estado

actual y de las entradas de la lgica de disparo.

28.- En un comparador, cuando las dos palabras a comparar son iguales la

salida es igual a las entradas de cascada.

40.- Con una puerta or-exclusiva podemos conseguir una lgica de disparo
T a partir de un biestable D y viceversa.

29.- La figura siguiente implementa la funcin

F(D,C,B,A) = 4(2,3,4,5,6,7,13,14)

41.- En un biestable con sincronismo por flanco, la lgica de disparo debe

permanecer estable TSETUP segundos antes del flanco y THOLD segundos
despus del flanco.

30.- En un sumador con acarreo interno anticipado

los trminos P y G de grupo dependen del
acarreo de entrada C0.
31.- En un sumador paralelo constituido por bloques
con acarreo interno anticipado asociados con un
LAC externo, el tiempo necesario para la suma es independiente del
nmero de bloques y del tamao de cada bloque.
32.- El tiempo necesario para la suma en un sumador obtenido asociando en
serie bloques de k bits con acarreo interno anticipado, es proporcional
al nmero de bloques pero no depende de k.
33.- Utilizando un sumador/restador en complemento a dos se pueden
comparar nmeros expresados en binario natural.
34.- Dos sistemas secuenciales con distinto nmero de estados pueden
tener el mismo nmero de variables de estado.
35.- En un sistema secuencial con n variables de entrada, desde cada
estado, se pueden producir un mximo de 2n transiciones de estado.
36.- En un autmata de Moore, la salida actual depende del estado actual y
no de la entrada actual. No obstante, la secuencia de salida si
depende de la secuencia de entrada.

42.- La ecuacin del biestable JK es: Qt+1 = QtJ + QtK

43.- En los contadores asncronos se pueden producir cuentas transitorias
indeseadas entre dos cuentas vlidas.
44.- En un contador mdulo 2N (N entero) no se puede producir el
problema del lockout.
45.- Una memoria ROM no puede ser RAM.
46.- Una memoria de acceso aleatorio de dimensin N x W, con
organizacin 3D, utilizar dos decodificadores de N1 y N2 salidas,
cumplindose que N = N1 + N2.
47.- El contenido de las memorias estticas necesita refresco peridico.
48.- En una memoria EPROM no se pueden borrar palabras de forma
selectiva.
49.- Para obtener un sistema de memoria de tamao 2048 x 8 a partir de
bloques de tamao 256 x 4 son precisos 32 bloques.
50.- En una PAL las salidas pueden compartir trminos producto.

TECNOLOGA DE COMPUTADORES
(Ingeniera Informtica- Grupo A)
EXAMEN 10/06/2008
PROBLEMA 1
Disear un sistema de memoria de tamao 2048 x 16 bits, a partir de CI de memorias de
256 x 4 bits con entrada de seleccin de chip (CE) y de lectura/escritura (R/W).

(1 punto)
PROBLEMA 2
Utilizando biestables JK activos por flanco de bajada y con entrada asncrona CLR activa a
nivel bajo, y puertas NAND de dos entradas, disear un contador asncrono que posea una entrada
de control Z y cumpla las siguientes condiciones:
a)
Si Z=0, el contador seguir la secuencia: 02461357....
b)
Si Z=1, el contador seguir la secuencia: 07531642....

(2.5 puntos)

PROBLEMA 3
a) Disear un circuito convertidor de cdigo que teniendo por entrada un nmero binario
natural de cuatro bits (A), genere a la salida su equivalente en BCD natural (B) expresado de la
siguiente forma : cuatro bits para representar las unidades y un bit para representar las decenas.
Para su realizacin slo podr utilizar un sumador total de cuatro bits y un comparador binario de
cuatro bits.

(0.75 puntos)
b) Disear un circuito que acepte como entradas dos palabras A y B de cuatro bits,
entregando a su salida otra palabra Z tambin de cuatro bits, de tal forma que:

si A B

Z = (1111)2

si A > B

Z = (0000)2

(0.75 puntos)