TECNOLOGA DE COMPUTADORES Ingeniera Informtica - GRUPO A - 14/01/2009

El valor del test es de 5 puntos. Una pregunta incorrecta anula una correcta.

1.- La digitalizacin es un proceso que, aplicado a una seal analgica, permite obtener una representacin de la
misma como una secuencia de palabras cdigo de longitud finita.
2.- Una variable digital no puede tomar ms de dos valores.
3.- La siguiente igualdad es cierta: (110101)SM = (11101010)CU = (111101011)CD
4.- La siguiente igualdad es cierta: (10101)SM + (1010)CD (111000)CU = (1100)CD
5.- La siguiente igualdad es cierta: (100)CU x (11000)CD = (011000)CU
6.- Sean A y B dos nmeros expresados en el convenio del complemento a uno con un formato de n dgitos incluido
el signo. Si en estos nmeros se duplica el dgito de signo, al realizar la operacin A+B, el resultado tendr un
formato de n+1 dgitos y nunca se producir desbordamiento aritmtico.
7.- En los formatos en coma flotante, el proceso de normalizacin asegura que cada nmero tiene una
representacin nica.
8.- Segn la norma IEEE-754 para 32 dgitos, la siguiente igualdad es cierta: (10111)CD =
(0100000110010000000000000000000)IEEE-754
9.- Sea PA una palabra cdigo perteneciente a un cdigo binario A y PB una palabra cdigo perteneciente a un
cdigo binario B. Siempre se cumple que, si la longitud de PA es mayor que la longitud de PB, la informacin
aportada por PA es mayor que la informacin aportada por PB.
10.- Para una determinada longitud de palabra, un cdigo denso siempre tiene ms palabras que un cdigo cclico.
11.- Supngase una transmisin digital en la que se utilice un cdigo BCD. Una secuencia de k palabras cdigo
transmitir una informacin de kLog210 bits.
12.- Es condicin necesaria y suficiente para que un cdigo permita detectar errores en un dgito que no sea denso.
13.- En un lgebra de boole se cumple que (X+Y+Z)(X+Y+Z)=(X Z)
14.- En una lgebra de boole se cumple que ((XY) (XZ))=XYZ+XYZ+XYZ.
15.- Sean F y G dos funciones booleanas. F=4(3,5,7,10,12,15) y G=4(1,2,4,6,9,11,13,14). Las funciones F y G son
equivalentes.
16.- CA+CB+CA es una expresin mnima de la funcin F(D,C,B,A)=4(0,4,5,7,8,12,13,15)+(2,3,6,10,11).
17.- Los implicados primos de la funcin F(D,C,B,A)=4(0,2,4,5,6,7,8,10,13,15) son: CA,DC,DA y CA.
18.- Para una funcin booleana de 4 variables, un implicado primo de dos variables cubre a cuatro minitrminos de la
funcin.
19.- Si en una familia lgica se cumple la condicin de compatibilidad lgica, podremos asegurar que los mrgenes de
ruido son mayores o iguales que cero.
20.- La familia lgica cuyas caractersticas se indican en la tabla adjunta tiene
un margen de ruido en continua de 2,8 V.
21.- Se define la unidad de carga como la mxima corriente (en valor
absoluto) que puede circular por la entrada de una puerta lgica.

VIhmin
2V

VILmx
0,8 V

VOHmn
2,4 V

VOLmx
0,4 V

22.- En un circuito combinacional no se puede conectar una salida a dos entradas distintas.
23.- Un circuito combinacional con N niveles es aquel en el que la seal atraviesa N puertas lgicas desde la entrada
a la salida en su camino ms largo.
24.- La relacin entre el nmero de entradas (N) y el nmero de salidas (M) de un circuito combinacional es:
N log2(M).
25.- Un codificador sin prioridad de 2N entradas estar formado nicamente por N puertas OR.

26.- Un decodificador de n entradas y 2n salidas activas a nivel bajo, genera todos los maxitrminos posibles de una
funcin de n variables.
27.- Se puede implementar un sumador total con un decodificador 3:8 de salidas activas a nivel bajo, y dos puertas
OR del nmero de entradas necesarias.
28.- Se puede implementar un sumador total con un decodificador 3:8 de salidas activas a nivel alto, y dos puertas
NOR del nmero de entradas necesarias.
29.- La figura siguiente implementa la funcin F(D,C,B,A) = 4(2,3,4,5,6,13,14,15)
30.- En los sumadores paralelo con acarreo anticipado se define el trmino
propagador Pi=AiBi y el trmino generador como Gi=AiBi.
31.- Las salidas de grupo generador G(3-0) y grupo propagador P(3-0) de un sumador
con acarreo anticipado de 4 bits son independientes del acarreo de entrada
C 0.
32.- La complejidad de un circuito generador de acarreos (LAC) es independiente
de la longitud de palabra de los bloques sumadores con acarreo anticipado, a los que suministra el acarreo de
entrada.
33.- La estructura del LAC que se utiliza en la ampliacin de sumadores paralelo y el que se utiliza en la ampliacin
de unidades aritmtico lgicas es idntica.
34.- En un sumador/restador en el convenio del complemento a uno, si se produce acarreo no se puede producir
desbordamiento.
35.- Para realizar operaciones lgicas de palabras de 16 bits se pueden utilizar 4 ALUs de 4 bits que compartan las
entradas de seleccin y modo, sin ningn otro tipo de conexin entre ellas.
36.- En todos los biestables el prximo estado depende del estado actual y de las entradas de la lgica de disparo.
37.- La siguiente expresin se corresponde con la ecuacin de un biestable JK: Qt+1=(Qt +K)(J+Qt).
38.- Los biestables T slo se pueden sincronizar por flanco.
39.- La siguiente tabla de excitacin corresponde a un biestable JK
40.- En la conversin de lgica de disparo T a D se cumple que: T=QtD:
41.- En la conversin de lgica de disparo D a T se cumple que: D=QtT:

QtQt+1
0 0
0 1
1
0
1
1

J
0
1
X
X

K
X
X
1
0

42.- En un biestable maestro-esclavo sncrono por flanco de subida, el biestable maestro realiza la captacin en el
nivel bajo.
43.- El siguiente cronograma es correcto en el caso
de un biestable RS-NOR sncrono por nivel alto:
44.- En un registro paralelo/serie, con carga
asncrona, se puede implementar un registro
serie/serie sin coste circuital.

Ck
S
R
Q

Indeterminado

45.- Para implementar un contador mdulo K se deben

utilizar n biestables, de forma que se cumpla la siguiente condicin: n=Int(log2K), donde Int(x), es la funcin
parte entera de x.
46.- Uniendo la salida de un contador mdulo 2 con la entrada de reloj de un contador mdulo 5, podremos
implementar un contador asncrono BCD. Los contadores estn implementados con biestables sncronos por
flanco de bajada.
47.- En la salida de mayor peso de un contador asncrono mdulo N, podremos encontrar una seal de frecuencia
F/N, siendo F la frecuencia de la seal de reloj.
48.- En los contadores asncronos la frecuencia mxima de funcionamiento es directamente proporcional al nmero
de biestables.
49.- En los contadores sncronos con acarreo paralelo no aparecen estados indeseados entre cuentas sucesivas.
50.- En los contadores sncronos con acarreo serie aparecen estados indeseados entre cuentas sucesivas.

TECNOLOGA DE COMPUTADORES
(GRUPO A Ing. Informtica)
PROBLEMAS - 14/01/2009

PROBLEMA 1
a) Dibuje el diagrama lgico de un multiplexor de ocho canales simples de
manera que todas sus entradas tengan fan-in uno.

(1 punto)

b) Obtenga un codificador con prioridad de tamao 16 a 4 a partir de

codificadores de tamao 8 a 3 con entradas y salidas activas a nivel alto.

(1 punto)

PROBLEMA 2
Disee, utilizando biestables T activos por flanco de subida, un contador
sncrono que evolucione segn la siguiente secuencia:
0 , 1 , 2 , 3 , 2 , 3 , 0 , 1 , 4 , 5 , 6 , 7 , 6 , 7 , 4 , 5 , ......

(2 puntos)

PROBLEMA 3
Disee un sistema de memoria de tamao 1536 x 12 bits, a partir de CI de
memorias de 256 x 4 bits con entrada de seleccin de chip (CE) y de
lectura/escritura (R/W).

(1 punto)