PLD

Un dispositivo de lgica programable (PLD) es un Circuito Integrado cuya estructura

lgica final es directamente configurada por el usuario, sin necesidad de llevar a cabo
ningn proceso de fabricacin.

Un dispositivo lgico programable, o PLD (Programmable Logic Device), es un

dispositivo cuyas caractersticas pueden ser modificadas y almacenadas mediante
programacin. El principio de sntesis de cualquier dispositivo lgico programable se
fundamenta en el hecho de que cualquier funcin booleana puede ser expresada como
una suma de productos. El dispositivo programable ms simple es el PAL
(Programmable Array Logic). El circuito interno de un PAL consiste en un arreglo, o
matriz, de compuertas AND y un arreglo de compuertas OR. El arreglo AND es
programable mientras que el OR generalmente es fijo. Mediante una matriz de
conexiones se seleccionan cuales entradas sern conectadas al arreglo AND, cuyas
salidas son conectadas al arreglo OR y de esta manera obtener una funcin lgica en
forma de suma de productos. Una matriz de conexiones es una red de conductores
distribuidos en filas y columnas con un fusible en cada punto de interseccin.
La mayora de los PLDs estn formados por una matriz de conexiones, una matriz de
compuertas AND, y una matriz de compuertas OR y algunos, adems, con registros.
Con estos recursos se implementan las funciones lgicas deseadas mediante un
software especial y un programador. Las matrices pueden ser fijas o programables. El
tipo ms sencillo de matriz programable, que data de los aos 60, era una matriz de
diodos con un fusible en cada punto de interseccin de la misma.
Los PLDs facilitan el proceso de diseo y reducen el tiempo de desarrollo, cuando se
requieren prototipos o produccin de baja escala, pues todo el proceso se puede llevar
a cabo con la ayuda de una computadora personal, programas de aplicacin y el
programador los cuales actualmente estn disponibles a bajo costo.
Los diferentes tipos de dispositivos de lgica programable que existen hoy en da
pueden clasificarse por su tecnologa, su capacidad:
Simplex Programmable Logic Device SPLDs.
Complex Programmable Logic Device CPLDs.
Field Programmable Gate Arraysevice FPGAs.
Field Programmable Inter Connect FPICs.
Los SPLDs estn constituidos por un arreglo de compuertas AND, seguido por otro
arreglo de compuertas OR, uno o ambos arreglos programables, algunos incluyen Flip
Flops.
A su vez los SPLDs se pueden clasificar segn su estructura interna en:
PAL Programmable Array Logic, VANTIS.

 GAL Generic Array Logic, Lattice Semiconductor.

PLA Programmable Logic Array.
PLD Programmable Logic Device.

PAL
Como hemos visto en las PLAs ambos arreglos (planos AND y OR) son
programables. Esto tiene dos dificultades para el fabricante. En primer lugar es
de fabricacin compleja por la cantidad de llaves, por otro lado son poco
veloces. Este problema los llevo a mejorar el diseo y desarrollaron un
dispositivo de arreglo AND programable y OR fijo. Esta estructura se denomina
Programmable Array Logic. La PAL ofrece menos flexibilidad que la PLA debido
a que tiene un arreglo fijo (OR). La PLA permite hasta 4 terminos producto por
compuerta OR, mientras que la PAL solo 2.
GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de circuito
integrado, de marca registrada por Lattice Semiconductor, que ha sido diseados con el
propsito de sustituir a la mayora de las PAL, manteniendo la compatibilidad de sus
terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede
programar
varias
veces.
Un GAL en su forma bsica es un PLD con una matriz AND reprogramable, una matriz
OR fija y una lgica de salida programable mediante una macrocelda. Esta estructura
permite implementar cualquier funcin lgica como suma de productos con un nmero
de trminos definido.
------------------------------------------------------------------------------------------------Los SPLDs es una combinacin de un dispositivo lgico (arreglo de compuertas AND, seguido por
otro arreglo de compuertas OR, uno o ambos arreglos programables, algunos incluyen Flip Flops) y
una memoria. La memoria se utiliza para almacenar el patrn el que se le ha dado al chip durante la
programacin. La mayora de los mtodos para almacenar datos en un circuito integrado han sido
adaptados para el uso en SPLDs. Entre estos se incluyen: antifusibles de silicio, SRAMs, Clulas
EPROM o EEPROM y memoria flash.
Como se ha mencionado, los SPLD estn formadas por una matriz de puertas AND programable
conectada a una puerta OR fija. Esta estructura permite implementar cualquier suma de productos
lgicos con un nmero de variables definidas y limitadas, entre otras, por el nmero de entradas y
salidas que tenga el dispositivo.

En la Figura 2 se muestra la estructura bsica de un SPLD para tres variables de entrada y salida sin
programar. Cada punto de interseccin entre una fila y una columna se denomina celda y es el
elemento programable del SPLD. Cada fila se conecta a la entrada de una puerta AND y cada
columna a la variable de entrada o su complemento. En funcin de la presencia o ausencia de las
conexiones creadas por programacin, se puede aplicar cualquier combinacin de variables de
entrada o sus complementos a una puerta AND para generar cualquier operacin producto que se
desee.

Los CPLD extienden el concepto de un PLD (del acrnimo ingls Programmable Logic Device)
a un mayor nivel de integracin ya que permite implementar sistemas ms eficaces, ya que
utilizan menor espacio, mejoran la fiabilidad del diseo, y reducen costos. Un CPLD se forma
con mltiples bloques lgicos, cada uno similar a un PLD. Los bloques lgicos se comunican
entre s utilizando una matriz programable de interconexiones, lo cual hace ms eficiente el
uso del silicio, conduciendo a una mejor eficiencia a menor costo.
Un bloque lgico es similar a un PLD, cada uno pose un bloque de compuertas AND y OR en
forma de suma de productos, una configuracin para la distribucin de estas sumas de
productos, y macroceldas. El tamao del bloque lgico es una medida de la capacidad del
CPLD, ya que de esto depende el tamao de la funcin booleana que pueda ser
implementada dentro del bloque. Los bloques lgicos usualmente tienen de 4 a 20
macroceldas.
Una FPGA (del ingls Field Programmable Gate Array) es un dispositivo semiconductor que
contiene bloques de lgica cuya interconexin y funcionalidad puede ser configurada 'in
situ' mediante un lenguaje de descripcin especializado. La lgica programable puede
reproducir desde funciones tan sencillas como las llevadas a cabo por una puerta lgica o
un sistema combinacional hasta complejos sistemas en un chip.
Una jerarqua de interconexiones programables permite a los bloques lgicos de un FPGA ser
interconectados segn la necesidad del diseador del sistema, algo parecido a
unbreadboard (es una placa de uso genrico reutilizable o semi permanente) programable.
Estos bloques lgicos e interconexiones pueden ser programados despus del proceso de

manufactura por el usuario/diseador, as que el FPGA puede desempear cualquier funcin

lgica necesaria.