Instituto Politcnico Nacional

Unidad Profesional Interdisciplinaria en Ingeniera y

Tecnologas Avanzadas
Ingeniera Mecatrnica CIRCUITOS LOGICOS
Profesor: Hernndez Gutirrez Carlos Alberto
Grupo: 2MV6
Fecha: 15 de Noviembre del 2015

Transmisin de datos
por bluetooth en FPGA
Verilog

HIPOLITO MENDEZ EROS EFREN

Contenido
Transmisin de datos por bluetooth en FPGA .................................................................................... 3
Nexys 2 (Xilinx Spartan3E-500) ....................................................................................................... 3
Diagrama de Switches y LEDs ..................................................................................................... 3
Conectores perifricos ................................................................................................................ 4
HC-05 Bluetooth .............................................................................................................................. 5
Especificaciones del producto ..................................................................................................... 5
Descripcin de los pines .............................................................................................................. 5
Conectividad ................................................................................................................................ 5
Bluetooth Serial Terminal ............................................................................................................... 6
Desarrollo del cdigo en Verilog ..................................................................................................... 6
Declaracin de variables ............................................................................................................. 7
Retraso ........................................................................................................................................ 7
Proceso ........................................................................................................................................ 7
Variables de salida....................................................................................................................... 8
Implementacin de restricciones (Implementation Constraints File) ............................................ 8
Implementacin .............................................................................................................................. 9
Implementacion en Nexys ........................................................................................................... 9
Recepcin de datos en la terminal ............................................................................................ 10

Transmisin de datos por bluetooth en

FPGA
Para la realizacin de esta prctica se desarroll usando Verilog mediante el ISE WebPACK
proporcionado gratuitamente por Xilinx y requerimos de:

Nexys 2 (Xilinx Spartan3E-500)

Mdulo de Bluetooth HC-05
Bluetooth Serial Terminal

Nexys 2 (Xilinx Spartan3E-500)

The Nexys2 circuit board is a complete, ready-to-use circuit development platform
based on a Xilinx Spartan 3E FPGA. Its onboard high-speed USB2 port, 16Mbytes
of RAM and ROM, and several I/O devices and ports make it an ideal platform for
digital systems of all kinds, including embedded processor systems based on Xilinxs
MicroBlaze. The USB2 port provides board power and a programming interface, so
the Nexys2 board can be used with a notebook computer to create a truly portable
design station.

Diagrama de Switches y LEDs

Conectores perifricos

HC-05 Bluetooth
Especificaciones del producto

Chipset CSR BC417143

Bluetooth versin V2.0+EDR
Output power Class II
Flash 8Mbit
Power Supply 3.3V
Size 26.9mm*13mm*2.2mm

Descripcin de los pines

Conectividad
HC05 pin
1.-Tx
2.-Rx
12.-3.3v
13.-GND
31.-PIO8
32.-PIO9
34.-PIO11

Mbed pin
P10 - Rx
P9 Tx
Vout 3.3v
GND
----GND o 3.3v

Bluetooth Serial Terminal

Desarrollo del cdigo en Verilog

Equivalencia de simbologa en cdigo binario
1. S=01010011
2. t=01110100
3. o=01101111
4. p=01110000
5. Space=00100000
6. T=01010100
7. h=01101000
8. a=01100001
9. t=01110100
10. Space=00100000
11. T=01010100

12. r=01110010
13. a=01100001
14. i=01101001
15. n=01101110
16. Intro=00001010

Declaracin de variables
Inicio del mdulo TVs, variables de entrada y salida, as como del registro para el delay

Declaracin de registros que almacenan los 16 caracteres

Retraso
Cdigo del delay a 104.16us

Proceso
Se utiliz un proceso de corrimiento de datos dependiente de la variable delay

Variables de salida
Se asigno a la variable de salida Tx el dato menos significante de el vector perteneciente a la primer
letra de el mensaje de 16 caracteres y a Txx el segundo para replicar el contenido

Termino del modulo

Implementacin de restricciones (Implementation

Constraints File)
Se asign el retraso a l led R4 para observar que estaba en constante funcionamiento, el
led F4 a Txx para mostrar que se estaba transmitiendo dato y el Switch G18 para interrumpir
o continuar el flujo de datos en Tx y Txx

Implementacin
Implementacion en Nexys

Recepcin de datos en la terminal