CAPITULO

7
Autmatas finitos

7.I. CIRCUITOS SECUENCIALES SINCRONOS

Este captulo est dedicado al diseo de sistemassecuencialessncronos.
Reciben est denominacin aquellos circuitos en los que el ualor de su salida en un instante
determinado no dependede los estadoslgicos de las entradas en dicho instante, sino de la secuencia
con que dichos estados se aplican a las entradas. En este tipo de circuitos, todo el funcionamiento
est sincronizado por una seal de reloj.
Todo sistema secuencialposee:
a)

Un conjunto finito de 2n estados de entrada, siendo n el nmero de variables de entrada.

b) Un conjunto finito de 2^ estados internos, siendo z el nmero de variables de estado

interno.
Un conjunto finito de 2p estadosde salida siendo p el nmero de variables de salida.
En la prctica, tambin se denomina a estos circuitos Autmatas finitos.
Para observar la evolucin de un autmata frnito, es necesarioacudir a las variables
de salida,
ya que las de estado interno, como su nombre indica, no van a ser accesiblesdesde
el exterior. La
forma de obtener dichas variables va a dar lugar a dos modelos de circuitos secuenciales:
Modelo de
Moore y Modedo de Mealy.
c)

7.2. MODELO DE AUTOMATA DE MOORE

En este tipo de autmatas finitos las salidas dependen solamente de sus estados internos
en el
instante que se considera (un caso particular ser cuando las variables de salida coincidan
con las
del estado interno).
Entrada
Circuito
combinacional
de
entrada

Circuito
combinacional
de
salida

F i g u r a 7 . ' 1 . D i a g r a m ad e b l o q u e s d e r m o d e r o d e a u t m a t a d e M o o r e .

AUTOMATAS
FINITOS

279

Una representacinde estemodelo apareceen el diagrama de la Figura

7.l,enel que se puede
apreciar cmo el circuito de salida dependesolamentedel estado interno
del elemento de memoria.

7.3. MODELO DE AUTOMATA DE MEALY

En 1,las variacionesde salida estn asociadasa las transicionesentre estados
de entrada adems
de las de los estadosinternos.
Un diagrama de bloques de este tipo de autmata aparece en la Figura 7.2;
en l se aprecia
cmo la salida dependedel estado interno y de la entrada.

Circuito
combinacional
de
entrada

F i g u ra 7 .2 . D i a g ra m ad e bl oquesdel model ode autmatade Meal y.

Conviene hacer notar que los modelos de Mealy y Moore son dos formas d,e realjzar
el circuito
secuencialy se puede demostrar que, para todo circuito secuencialsncrono
de Mealy, existeotro
de Moore equivalente,y viceversa.

7.4. ETAPAS DE DISEO DE CIRCIJITOS

SECUENCIALESSINCRONOS
Presentamosahora un mtodo general para el diseo de sistemassecuenciales
que podemos
estandarizaren los siguientespasos:
a)
b)
c)
d)
e)
f)
g)
h)
d:

Pasar las especificaciones

verbalesal diagrama de estados.
Reducir estadosequivalentes.
Construir la tabla de estados.
Asignar cdigos a los estados.
Seleccionarlos elementosde memoria.
Obtener las tablas de excitacin.
Simplificacin de las funcionesde excitacin.
Implementacindel circuito.

Para comprendermejor cada uno de estosapartados,aplicaremosel procesoanterior

al diseo
tres, teniendo en cuenta tyi
tipo
de
tulto.
,,
qqnu!1q
en 9!
!!
."1 Lt"lt:^10:I:.:.tcia-por
91te

280

E L E C T R O N I CDAI G I T A L

por cada tres impulsos en su entrada, producir uno

seal de frecuenciatres vecesmenor. Es decir,
de salida.
estados
Pasar las especificacionesverbales a diagrama de
y de
los estadosinternos de un circuito secuencial
un diagrama de estadoses una representacinde
funcionamiento'
su
de
grfrca
las transicionesentre euos, es decir, una representacin
podemos
partiendo de las especificacionesque nos dan en el jemplo a disear, rpidamente
internos
estados
de
nmero
El
y otra de salida.
deducir que slo habr una variabre e entrada
cada
repetir
que
se
cclico
proceso
ser un
parece rgico que sean tres, ya que su funcionamiento
tres impulsos de entrada.
tambin llamados
para representaresto de forma grficaseemplean los diagramas de estados,

a)

diagramas de flujo'
estadosinternos por crculos que contengan
siguiendo el modelo de Moore, se representana los
de salida 0 o 1 dependientedel estado
valor
y
el
en su interior la denonfinacin i.tlu variable
especificadomientras el estado interno
valor
el
interno. De esta forma se indica que la salida tendi
no cambie, sea cual sea el valor de las entradas'
hubiera) se representacon la denominacin
La variable de entrada (variablesde entrada si las
al estado destino'
origen
estado
del
{ y con una flecha se indica la transicin
autmata de Moore del divisor de
un
para
flujos
de
En ra Figura 7.3 se representael diagrama
frecuenciaPor tres.
X:O

t l.,lo\
,
\

{.
. './

{
\
\ , o r

/\

/lo

x=1
X=0

por tressegnel model ode Moo r e'

d e fl u j osdel di vi sorde frecuenci as
F i g u ra 7 .3 . D i a g ra m a
7.3, ra salida es 1 siempre que el circuitt
Segn se ve en el diagrama de flujos de la Figura
vez que esto sucedesignificar que ha contadr
secuencialse encuentreen el estado Io, ya que cada
I
qu.- en el instante inicial, s1nart111s.del estado /o
tres impulsos. Se podra poner ta objcin .
u
que
de
ya
pero esto carecede importancia,
salida sea 1 sin que se haya contado ning,in impulso,
menor que la de entrada.
veces
n
fiecuencia
divisor slo interesaque enrregueuna
Figura 7.3, er diagrama de tiempos de la salid
De acuerdo con el diagrama de estadosde la
ser el que apareceen la Figura 7'4'
en el estado Io,tal como correspond
Como se puede ver, la salida vale 1 mientras se encuentre
salida no tienen la misma duraci:
de
los impulsos
a un aut-uiu de Moore; asimismo,se ve que

AUTOMATASFINITOS

281

Entrada

Salida

dr
or
ol
J

Figura7.4.

D i a g r a m a d e t i e m p o s c o r r e s p o n d i e n t ea l d i a g r a m a d e f l u j o s d e l d i v i s o r p o r
tres
s e g n l a F i g u r a7 . 3 .

ol

En el modelo de Mealy los estados internos se representan tambin por un

crculo con la
;enominacin de la variabieen su interior, que en estecaso va sola sin indicar el estado
]r
de la salida.
]c
Las variablesde entrada se representanpor una X,que con una flecha indica la transicin
del
tc t'rado
origen al estado final. Sobre esta flecha se representa,adems,el valor de la variable
de
'''iidt,indicando de estamanera que en el modelo de Mealy la salidadependedel
estadointerno en
, .. que se encontrata y del valor de la variable de entrada en cada instante.
Se puede ver el modelo de Mealy para el divisor de frecuenciapor tres en la Figura
^e
7.5, en
'-' que se apreciaque la salida es 1 cuando encontrndoseen el estadoIr,sepresenta
en
la
entrada
\ - l.

x=0/s:0
1.,

(Y
t \
x=0/s:0

r
x:1ls=1

12

-^\

x:0/s:0

F igur a 7 .5 . D i a g ra m ad e fl u j o sd e l d i vi sorde frecuenci a

por tressegnel model ode Meal y.
Para estecaso,el diagrama de tiempos correspondienteal diagrama de flujos se puede
ver en la
Figura 7.6,donde se apreciaque la duracin de los impulsosde salidaes igual a los
de entrada;esto
es debido a que en el modelo de Mealy la sealde salida no dependesolamentedel
estadointerno,
sino tambin que las variablesde entrada en cada momento.
b)

Reduccinde estadosequivalentes

Como es natural, del diagrama de estados,que no es otra cosa que una representacingrfica del
nunciado del pj9!&Ia, no tiene por que resuttarsie
e la representacinms nfima sino oue

282

E L E C T R O N I CDAI G I T A L
Entrada

Salida

al di agramade fl uj os del di vi sorpor tre s

F i g u ra 7 .6 . D i a g ra m ad e ti e mposcorrespondi ente
s e g nl a F i g u r a7 . 5 .
estados equivalentesde
a veceses posible obtener un diagrama de estados reducido, eliminando
reducirseQ un estado
pueden
y
equiualentes
l,
son
I,
e
acuerdo con el siguientecriterio: os ertado.s
I^
estado
mismo
al
final, tanto para la
eu'olucionan
nico si, y slo si,ambos estadosI, e l, iniciales
a los estadosIt e I,
asociadas
salidqs
:
las
adems
siendo
0,
entradaX : I como paro la entrada X
las mismas.
puede apreciarse'
En el ejemplo que estamos siguiendo no se da este caso, tal y como
c\

Construccin de la tabla de estados

estados de una manera ms

una tabla de estados es otra forma de expresar el diagrama de
convenientepara afrontar los siguientespasos del diseo.
de la variable o uariablesde
Se representaen una columna el ,rtodo actual, en otra los valores
y en la ltima la salida'
pasar
que
debe
se
entrada, en una tercera columna el estaclofinal a los
dos modelos (Mealy y
los
de
paralelo
estudio
En nuestro caso, y como estamoshaciendo un
salidas'
de
tipos
los
dos
en
Moore), pondremos la ltima columna desglosada
Tabla 7.1.

d)

T a b l a d e e s t a d o d e l d i v i s o r d e f r e c u e n c i ap o r t r e s
para el modelo de MealYY el de Moore

Estado inicial

Estadofinal

SalidaMealy

Salida Moore

Io
Io
Ir
Ir
I2
I2

0
1
0
I
0
I

Io
Il
Ir
I2
I2
Io

0
0
0
0
0
1

1
1
0
0
0
0

Asignacin de cdigos de estados

por ser la m
Hasta este momento, hemos numerado 10s estados internos de forma decimal
habr qu
binarios,
elementos
son
cmoda para nosotros, pero como los elementos de memoria
codificar stos de forma binaria.
es decir' si hay 1
El nmero de bits a emplear ser igual al nmero de elementosde memoria,
2n.
<
<

2n-1
estarlosel_nmeron sgfaQomomnimo el que cumpla:

AUTOMATASFINITOS

283

Por tanto, en el caso que nos ocupa,donde existentres estados,sern

necesariosal menos 2 bits
para codificarlos y los podremos asignar, por ejemplo, de la siguiente
manera:
1o-00

12 ---+

1r-01

11

Sustituyendoestoscdigos en la tabla de estadosobtenemosla Tabla 7.2.

T a b l a 7 .2 - T a b l ad e e s tadosen l a que se han susti tui dol asvari abl es
d e l o s e s ta d o si n i ci ares
por er val orbi nari oasi gnado
Estado inicial

Estado final

Salida Mealy

Salida Moore

00
00
01
01
10
10

0
I
0
I
0
I

00
01
01
10
10
00

0
0
0
0
0
1

I
1
0
0
0
0

e) Seleccinde los elementosde memoria

En esta fase se decide qu elemento de memoria va a ser usado en
el diseo, es decir, rels,
iestables,etc.,para lo cual nos basaremosen consideraciones
de velocidad,economa,disposicin,
tctera.
En el ejemplo que nos ocupa utilizaremos biestablesdel tipo J-K.
J-l

Tablas de excitacin

L-na vez conocido cul es el tipo de biestable que vamos a utilizar,

debemos determinar las
:'''nexionesque deben realizarseentre los diferentei biestablespara que
se comporten de acuerdo
it)r el contenido de la Tabla 7.2.Para ello se recurreal empleo e tablas
de excitacindel biestable
'/-'(' Estastablas nos indican los valoresque hay que aplicr a las entradas
J y Kpara que la salida
e',t-riucionede uno a otro estado.
T a b l a 7 .3 . Tabl ade exci taci n
del biestableJ-K
Q,O

0
0
I
I

-+

Qa(t+r)

0
I
0
1

0
1

X
X

I
0

Teniendoen cuenta la tabla de excitacindel biestableJ-K,laTabla

de estados7.2 se transforn'i en la tabla de excitacin del circuito que se representaen
la Tabla 7.4, dondeen la columna de
se ha designadocon variables Qn,,,al estado en el que se gncuentranlas selidrs de
:t'td"_"ttual

284

E L E C T R O N I CDAI G I T A L

columna de estado
cada uno de los biestablesantes de producirsela sealde reloj. A su vez,en la
de producirse la
final, se han clesignadocon variables Q,,,+r 1estado de dichas salidasdespus
donde se
sistema,
el
sealde rel1. Se han aadido, adems,itrtu. columnascomo biestablestiene
de Q^r,,
la
transicion
realice
indica el r akrr que debentener las entradasde los biestablespara que se
A Qntt- r'

por ultimo. las columnas de salidasdel autmata quedan como estaban.

Tabla7.4.
Estado inicial
Qtat

Qoot

0
0
0
0
I
1

0
0
I
I
0
0

g)

T a b l a s d e e x c i t a c i n d e l o s a u t m a t a s u t i l i z a n d o p a r a s u d i s e o b i e s t a b l e sJ - K

X
0
I

0
I

0
I

Estado {inal

Jr

Kr

ro

0
0
0
I

t.r
1

0
I

0
0

Ko

Qrt,ntl Qott+t)

0
0
0
I
I
0

0
I
I

0
0
0

Salida Mealy

Salida Moore

0
0
0
0
0
1

1
I
0
0
0
0

Minimizacin de las funcionesde excitacin

de los
A partir de la tabla de excitacinobtenidren la etapa anterior se determinan las entradas
nuestrc
Para
bieitablesen funcin de los estadosinicialesy de las entradasal circuito secuencial.
c aso s e tra L ad e o b te n e rJ 6 , Ko ,J1, K . en funci n de Qo, QrY X '
podemos observar que la tabla de excitacinno poseelas siguientescondicionesinicialesy de
ent ra d a .
Tabla7,5. Combinaciones
n o e x i s t e n t e se n e l e j e m P l o
i ni c i a l
Qta't
I

Quot

0
1

de acuerdc
Esto es debido a que el circuito secuencialque estamosdiseandotiene dos estados'
se r ef lejt
y
111;esto
110,
l
as
combi
naci
ones
c on l a c o d i fi c a c i nq u e h e m o sd e fi ni do,que no exi sten,
cor
rellenarse
pueden
casillas
Dichas
vacas.
en el mapa de Karnaugh quedando varias casillas
1l(
por
estados
los
pasar
va
a
nunca
circuito
que
nuestro
condicionesde indifereniia ii suponemos
y 111.
por tanto, se puedenescribirlos mapas de Karnaugh de la Figura 7.7 para definir las funciones
de en-!4daa pqda -ffqq de-.19sgiestables'

A U T O M A T A SF I N I T O S

285

o'r,r
X\Ooo 0O
0

01

11

10

'-)

iJ

a)

Jt=Oot,t

r(

o r 0r 0

01

0
1

11

10
0

el

c)

Jo=X O;,;

Ko:1

F i g u r a 7 . 7 . M a p a sd e K a r n a u g h
p a r ad e f i n i rl a s

fr-lnciones de entrada

de l os bi establ es.

Para obtener las funcionesde las salidasrecurrimos tambin a las tablas de excitacin;a partir de
ellas podemos obtener un mapa de Karnaugh para la salida de Mealy a\ y otro parala de Moore
).

r(

X
0

o r 0r 0

01

11

-;\

S, :X'

C _t

otrr00

01

f-'l

[,j

10

a)

O11

11

10
0

b)

Sr:O-

Oou,

F i g u r a 7 . 8 . M a p a d e K a r n a u g hp a r a d e f i n i r l a s f u n c i o n e s d e s a l i d a :a ) M o d e l o d e M e a l y .
) Modelo de Moore.

hl

Dibujo y realizacindel circuito

Partiendo de las ecuacionesobtenidasen el apartado anterior, pasamosa la implementacin

del
-r'ircuito, tal v como se mlesf ra en la Figrrr:r 7 e

286

DAI G I T A L
ELECTRONIC

por tres paral os model osde Meal yy Moore'

F i g u ra 7 .g . D i v i s o rd e frecuenci a

7.5. DISEO REDUCIDO

de simplificar el mtodo general de
Existe la posibilidad, en ciertos tipos de circuitos secuenciales,
diseo anteriormente exPuesto.
anterior. En
A modo de ejemplo, analicemos el divisor de frecuenciadiseado en el apartado
impulsos
los
llegan
dicho divisor poi tr., se puede observar que existeuna entrada X por donde
cuya frecuenciase quiere dividir, y otra de reloj o sincronismo C'
se encontrar
Debido a que et tlpo de biestableempleado es eLJ-K Master-Slaue,el circuito slo
de hacerse
han
flancos
activo en los flancos de bajada de la seal de reloj y, por tanto, dichos
automatismo'
el
en
estado
de
coincidir con X : l,ya que slo este nivel de X produce cambios
En la Figura 7.10 se representalo anterior.

Entrada
X

Reloj
co

se entrada.
F i g u r a 7 . 1 0 . S i n c r o n i z a c i dne l a ss e a l e d
de la seal de
Segn lo visto en la Figura 7.10,se puede deducir fcilmenteque la frecuencia
funcionamien'
el
en
sincronizacion
la
reloj Co ha de coincidir con la de la entrada X para conseguir
los impulsos
to del autmata. En consecuencia,podemos iimplificar el autmata introduciendo
la
permanente
1
a
posicionando
Cu
reloj
v
dividir, por la entrada de
i.j:T
::,..**T

A U T O M A T A SF I N I T O S

287

Entrada
X

Reloj
ck

se entrada.
F i g u r a 7 . 1 1 . S i n c r o n i z a c i mno d i f i c a d da e l a ss e a l e d

{plicando lo anterior a las ecuacionesobtenidaspara el autmata Quenos sirve de ejemplo,se

t:lene:

Jr :

Qoo

K r : 1

Jo :

Q u,t

51 :

Qtttl

K o : 1
, S 2: Q r t )

Qoo

La implementacin del circuito resultante apareceen la Figura 7.12.

Salida
Mealy

O rr o
E n t r a d aX : C *

o*
Salida
Moore

F i g u r a 7 . 1 2 . D i s e os i m p l i f i c a ddoe l d i v i s o rd e f r e c u e n c ipao r t r e s .
En general, el mtodo reducido o simplificado de diseo de autmatas secuencialesse debe
aplicar en circuitos en los que slo se produzcan cambiosde estado cuandola seal de entrada tenga
tm ttalor determinado-vpermenezcaestable cuando adopten el contrario.

7.6. FORMAS DE ARRANQUE

\l realizarel diseo del divisor de frecuenciapor tres se ha supuestoque el Estado 11 es un estado
por el que no pasa el circuito secuencialque diseamos,lo cual nos permite crear unas condiciones
de indiferencia que simplifican considerablementeel circuito.
Al realizarlo dicho anteriormente se crean unas determinadastransicionesentre los estadosque
va tenamosy el Estado errneo 1l.
L--

zAa

E L E C T R O N I CDAI G I T A L

Pcrr tanto' el diagrama de flujos (o estados)se transforma

en el que apareceen la Figura 7.13.
Como puede verseen el diagrama citado, se han representado
solamentelai flechaspara los valores
de -l' : 1, ya que para x : 0 no se produce ninguna transicin
de cambio.
Segn podemos observaren el diagrama,si se parte de alguno
de los estadosprevistosinicialmente: 00' 01' 10' el circuito secuencialva a mantenerse dentro
del bucle formado por dichos
estados,dando lugar a un funcionamiento correcto con respecto
al diseo deseado.

/o=00
lr=01
lr:10
lr:11

Fi g u ra 7 ' 1 3 '

D i a g ra m ad e e s tadosdel di vi sorpor tres,i ncl uyendol a entraday

bl oqueoen el
estado errbneo1".

Si por cualquier causa'como puede ser la conexin del circuito,

entramos al estadoerrneo 11,
el divisor se quedar entoncesbloqueado en este estado errneo.
La citada situacin de bloqueo al entrar en el estado 1., puede
resolversecreando los llamados
sistemasde arranque o autoarranqueque nos lleven de formi automtica
al bucle de funcionamiento correcto. Estos sistemasde arranque son dos:
o Arranque sncrono.'Consiste en plantear al comen
zar el diseo un diagrama de estados que
considere no slo los estados que intervienen en el circuito
secuencial,sino todos los estados
posibles,forzando la evolucin de aquellos errneos que
no pertenecena la secuenciacorrecta, a
estados que pertenezcana ella.
En el casodel divisor por tres empleadocomo ejemplo,podemos
disearel diagrama de estados
de la Figura 7.14.
Como puede verseen dicha figura, si por cualquiercircunstancia
se entraseen el estado1., en el
siguiente estado de reloj se entrara en estado 1, correspondiente
al bucle de funcionamiento
correcto.

Figura 7.14.

D i a g r a m ad e e s t a d o sd e l d i v i s o r p o r t r e s c o n a r r a n q u es n c r o n o .

ft \ r l u 5

en el diseo Y, Por tanto,

El inconvenientede estemtodo es la eliminacin de las indiferencias
final.
diseo
del
una mayor complejidad en las conexionesy elementos
estados
Teniendo en cuenta que la probabilidad de que el autmata salte a
. Arranqueasncro1o..
que los
a
debido
circuito.
del
conexin
la
de
errneos o no permitidos es mayor en el momento
autmael
disear
podremos
alimentacin,
su
comenzar
biestablesse posicionanaleatoriamenteal
y aadir al diseo una
ta sin sistemade arranque (empleando,por tanto, todas las indiferencias)
el autmata' Esto
puesta a cero asncron a todos los biestablesen el momento de encender
lUtigara al autm ata a comenzar siemprepor el estado 00.
por tres empleadocomo ejemplo'
En la Figura 7.15 podemos ver est solucin para el divisor

Mealy

o,(,)
Entrada

o"n

Moore

Figura 7.15.

D i v i s o rd e f r e c u e n c i ap o r t r e s c o n s i s t e m ad e a r r a n q u ea s n c r o n o

P R O B L E M A SR E S UE L T O S
excitacinpara implemen7.1. Dado el diagrama de flujos de la Fi gura 7.16,deducrrsu tabla de
que el valor de la variablc
tar el circuito con biestablestipo D . (N ota: E l smbol o x signilica
e s i n d i f e r e n t e , 0o l . )
X-0,,S:O
Y=0,

"Y:: o1 ,t r : . ,

Figura 7.16.

-7
D i a g r a m ad e f l u j o s d e l P r o b l e m a ' 1

29O

ELEcTRoNICA
DIGITAL

Sofucin: En la Tabla 7.6 aparecela tabla de estados correspondienteal diagrama de flujos de la

Figura 7.16,que correspondea la de un autmata de Mealy.
Seguidamenteasignamosa los estadosun cdieo binario.
1o-00
/1 ---+

01

Izn

l0

Sustituyendoestoscdigosen la tabla de estadosy teniendoen cuenta Ia tabla de

transicinde un
biestableD obtenemosla Tabl a 7.7.

T a b l a d e e s t a d o sd e l p r o b l e m a T . l

Tabla 7.6.
Estado actual

Io
Io
Io

0
0
I

0
I
0
I
0
I
0

Io
I1

0
0
I
I
0
0
1
I

I1
Il
Il
I2
I2
I2
I2

Tabla 7.7.
Estado actual

Entradas

Estadofuturo

Salida

Io

0
1
0
0
0
0
I
I
0
0
0
0

I2
Il
Il
Ir
I2
Io

Io

Io

I2

0
I

Io
I2

T a b l a d e e x c i t a c i nd e l p r o b l e m a 7 . 1

Entradas

Estado futuro

Qtot

Qzt,t

Q\t+t)

Qz6+u

0
0
0
0
0
0
0
0
1
I
I
I

0
0
C
0
1
1

0
0
I
1
0
0
I
I
0
0
I
I

0
I
0
I
0
I
0
I
0

0
1
0
0
0

0
0
I
I
1
0
0
0
0
0
0
0

1
0
0
0
0

0
I

0
0
0
1
0
1
I

Dr

D2

0
1
0
0
0
I
0
0
0
I
0

0
0

1
1
.l

0
0
0
0
0
0
0

Salida

.s
0
I
0
0
0
0
1

1
0
0
0
0

FINITOS
AUTOMATAS

291

7,17.determinarsu tabla de excitacinsi

7.2. Dado el diagrama de flujos del circuito de la Figura
tipo "/-r\'
el circuito t. ttu de implementar con biestablesdel

*"9

Y; =:L
X:X

Y:1

D i a g r a m ad e f l u j o d e l P r o b l e m a7 ' 2 '

Figura 7.17.

l '17'
estadosdel diagrama de flujos de la Figura
Solucin: La Tabla 7.8 es la de transicin de
-7
'2
T a b l a 7 . 8 . T a b l a d e e s t a d o sd e l P r o b l e m a
Estado actual
Io
Io

Il

T
rO

I,^

I
0
0

I
r l

I1
Il
Il
I2
I2

[.
I2
I1
I\
I\
I3
I1
I1

1
0
0
I
1
0
0
I
1
0
0

I4

I1

I
0
1
0

I2

I2
I3

Il

0
I
0
1
0
I
0
I
0
1
0
I

Il

I3
I1
13

I,
I4
I2
13
I3
I2
I4
I4
13
I2
Io

T L h UI H U N I U A D I G I T A L

Como ha-r cinctr estadosdistintos,hacen falta tres bits para codificar

los estados.Designamosl o s
s i g u i e n t e s\ a l r ) r e s :
000 __001 ___+

1o

100 ------

/o

11
010 -------------*
1,
011 ___-+ 1-,
Por tanto' la tabla de excitacin,utilizando biestablesdel tipo ,r-K, quedar
como se muestraen la
Tabla 7.9.
Tabf a 7.9.

T a b l a d e e x c i t a c i nd e l p r o b l e m a7 . 2

Estado actual
Qx

Qtu

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
I
1
I
1
1
1
I
I
0
0
0
0

Estado futuro

Qoo

Qz<t+
t) Q(,*t) Qott+t

0
0
I
I
0
0
I
1
0
0
I
I
0
0
1
I

0
0
I
I

0
I
0
I
0
I
0
I
0
I
0
I
0
I
0
I
0
I
0
I

0
0
0
0
0
0
0
0
0
0
I

0
0
0
0
I

I
0
0
0

0
0
0
1
I
0
0
0
I
0
0

0
0
0
0
0
0
0
0
0
0
I
0
0
0
0
I

X
X

0
I
1
0

X
X
X

I
0
I
0

X
X

I
0
0
0

1
I

0
I
0
0
0
0

I
t

0
I
0
0

X
X
X

X
X

X
X
X
X

0
I
0
0
X
X
X
X

0
0
I
I
X
X
i(

7.3. Dado el diagrama de flujos de la Figura 7.18, obtener su

tabla de excitacin si se ha de
implementar el circuito con biestablesdel tipo J-K.
X:1
( E l s m b o t oe i n d i c aq u e X
p u e d et o m a rt a n t o e l
v a l o r0 c o m oe l 1 . )

Figura 7.18.

D i a g r a m ad e f l u j o s d e l p r o b l e m a7 . 3 .

Solucin: La Tabla 7.10 es la tabla de estados del autmata.

T a b l a 7 . 1 O . T a b l a d e e s t a d o s d e l P r o b l e m a7 ' 3
Estado actual

Estado futuro

Salida

Io

0
I
0
1
0
1
0
1

Ir
Ir
I2
Ir
I2
I3
Io
I3

0
0
0
0
1
I
1
1

Io
Il
Ir
I2
I2
I3
I3

dos bits para codificarlos' por tanto' se

Como hay cuatro estados distintos, se necesitan,al menos'
codihcan utilizando 1a siguiente asignacin:
/o --------+ 00
/, ------------+01
I, ------------>lo
1l
, -------------r
la tabla de excitacinutilizando biestables"/-K'
La Tabla 7.11 ser,en consecuencia,

T a b fa 7 . 1 1 .
Estado actual
Qto

Qrut

0
0
0
0
1

0
0
1
I
0
0
I
I

I
1

X
0
I
0
1
0
1
0
I

T a b l a d e e x c i t a c i nd e l P r o b l e m a7 ' 3

Estadofuturo Jr
Qtrt+u Qoo*t

Jo Ko

1
1

n
0

I
0

0
0
I
0
I

I
I
0
I

0
0
1
0

I
0
I

0
I

Kr
X

X
X

Salida

0
0
0
0
1
1
1
1

de bajada,implementar un
7.4. Empleando un biestableJ-Ky un biestableD activos por flanco
110.
100,
010,
000,
circuito que generela siguientesecuencia:
de flujospara
Solucin: Como el bit menossignificativono cambia,ya que siemprees0, el diagrama
e l mo d e l od e M o o ree se l q u e s emuestraen l a Fi gural .l 9.

X:O

Figura7.19. Diagramd
ae flujos del problema 7.4.
L a T a b l a 7 . 1 2e s l a correspondiente
al diagramade f l u j o s

de la Figura 7.19.

T a b fa 7 .12. Tabl ade estadosdel probl ema

7.4
Estado actual

Estado futuro

Io
Io

0
1
0
I
0
I
0
I

Io

Il
Il
[2
I2
I3
I1

Il
Il

I2
I2

Salida

0
0
0
0
I

I3

[3

I
I

Io

0
0
1

I
0
0
I
I

como existen cuatro estadosdistintos,

har falta utllizar dos bits para codificarlos;
adems,como
hemos empleadoen el diseo el modelo
de Moore, si se hacen coincidir los estados
internos con los
valoresde salida' el circuito de salida
ser directamentela salida de los biestables.por
tanto, codificamos de la siguientemanera:

00
01
Izl0
1.--.---.-.----._ l l
Io-

1l-

Por tanto, obtenemoslrT a b l a 7 . 1 3

e n l a q u e y a s e tieneen cuentael empleo
de un biestableJ_K v

un biestableD.

AUTOMATASFINITOS

Tabla 7.13.

Estadoactual
Qu,t
Qnut
0
0
0
0
1
I
I
1

T a b l a d e e x c i t a c i n d e l P r o b l e m a7 . 4

Estadofuturo

Q.t(t+tt Qn<t+t't

0
0
I
I
0
0
I
I

295

0
1
0
1
0
I
0
1

0
0
0
1
1
1
I
0

0
I
1
0
0
I
I
0

Kr

0
0

x
x

.3.X

1
x
x
x
x

x
0
0
0
l

Salida
,S2 st

0
I
I
0
0
1
I
0

0
0
0
0
I
1
1
I

0
0
I

I
0
0
1
I

Seguidamente,mediante los mapas de Karnaugh de la Figura 7.20, se deducen las ecuacionesde

entrada de los biestables.

ro 00

01

11

c\_

)ooo

10

01

11

10

a)

b)

Cl

K',:X'Ao

J.,=x'Qo

o
oo

o.
0
1

11

01

eD
0

10

o"

oo

01

c)

D = X . O o+ X . O o
D=X@Oo

11

l.r_j

10

'l
d)

Sr=O',

o
.\o.oo
"
0
1

11

01

6-

tL _J

10
0

' i

e)

s.,: oo

F i g u r a 7 . 2 O . M a p a s d e K a r n a u g hp a r a e l c l c u l o d e l a s f u n c i o n e sd e e n t r a d ay s a l i d ad e l o s
b i e s t a b l e sd e l P r o b l e m a7 . 4 .

296

DA
IGITAL
ELECTRONIC
('t,rnt) puede apreciarse,las salidas de los biestablescoinciden con la salida de los autmatas, tal
ct)rrrse ha comentadoanteriormente.El circuito ser,por tanto, el que se muestraen la Figura7.2l.

.f
X
ck

a. 4 .
F i g u r a 7 . 2 1 . R e s u l t a ddoe l P r o b l e m 7
7.5. Implementar con biestablesJ-K el autmata que representael siguientediagrama de flujos
(Figura 7.22).

x:0/s=0

x=0/s:0
x:1/s:0
x:0/s:1
Figura 7.22.

D i a g r a m ad e f l u j o s p a r a e l d i s e o d e l P r o b l e m a7 . 5 .

Solucin: La Tabla 7.14 es la tabla de estadoscorrespondienteal diagrama de flujos de la Figura 7.22.

T a b fa 7 . 1 4 .

T a b l a d e e s t a d o sd e l P r o b l e m a7 ' 5

Estado actual

Estado futuro

Salida

Io

0
I
0
I
0
1

Io
Ir
Ir
I2
I1
Io

0
0
0
0
I

Io
[1

I1
I2
I2

A U T O M A T A SF I N I T O S

297

Como hay tres estadosdistintos,necesitamosal menos dos bits para poder codillcarlos.Decidimos
hacerlo de la siguiente manera:

1o------------.--00
1r---------.------01
12---)
10
La tabla de excitacin,utilizando biestables-/-K, quedar tal y como se muestra en la Tabla 7.15.
T a b l a d e e x c i t a c i nd e l p r o b l e m a7 . 5

Tabla 7.15.
Estado actual
Qrr,

Qot,t

0
0
0
0
I

0
0
1
1
0
0

Estado futuro

Q\t+t)

0
1
0
I
0
1

0
0
0
I
0
0

Q.ott+tl

0
1
I
0
I
0

Jo Ko

0
I

0
1

0
0
0
0
1

Jr

Kr

0
0
0

1
X

1
I

1
I

Seguidamente,utilizando el mtodo de Karnaugh, se obtienenlas ecuacionesde entrada y salida de

l o s biestables(Fig. 7.23).

2ooo

X
0

01

11

10

el

a)
X

J.,:X au
\O,
X \ oooo
0
1

0
1

11

10

C :D

el

c)

J o : X ' O , ,+ X . O . ,
Jo:xe)o,

a
o,

01

oo
0
0

01
0

11

10

(:

\:_

Ko:X

1 l

e)

S''= O',
Figura 7.23.

M a p a s d e K a r n a u g hp a r a l a o b t e n c i n d e l a s e c u a c i o n e sd e e n t r a d ay s a l i d a
de
los biestables.

298

DAI G I T A L
ELECTRONIC
Pt)r tanto, el circuito quedar como se muestra en la FiguraT'24.

Figura 7.24.

7.6.

R e s u l t a d od e l P r o b l e m a7 ' 5 .

Analizar el circuito de la Figura 7.25 obteniendo la tabla de estados y la de excitacin, as

como su diagrama de flujos.

J-K del P robl ema7' 6'

con bi establ es
F i g u ra 7 .2 5 . C i rc u i tosecuenci al

Solucin: Las ecuacionesde entrada y salida a la vista del circuito son las siguientes:
Jo - K o : Q z
Jr - K r : Q o
J2 -

K2 :

Q.r. Qo

-l Qz

por los
Una vez conocrdaslas ecuacionesde entrada se puede deducir la evolucin de los estados
que pasa,tal y como se apreciaen la Tabla7.16.

A U T O M A T A SF I N I T O S

Tabla 7.16.

Qz<,'t Qt<t
0
0
0
0
I
I

1
I

0
0
1
1

0
0
I

T a b l a d e e x c i t a c i nd e l P r o b l e m a7 . 6

Qn<,

J2

K2

0
I
0
I
0
I
0
I

0
0
0
I
I
1
I

0
0
0
1
I
1
I
1

0
1
0
I
0
1
0
1

299

Jo

Ko

0
1
0
I
0
1
0
1

I
1
I
I
0
0
0
0

1
1
1
I
0
0
0
0

Qzt,*rt Qt(t+t Qnv*rt

0
0
0
1
0
0
0
0

0
I
I

0
0
I
1
0

I
0
I

u
0
I
0
I

Se pueden codificar los estados de acuerdo con la siguiente asignacin:

10
000 ------------+
/r
001 ---------..---1z
010--------...--.-011..----------_1
1+
100101------------,
/s
1101o
lll-----------------It

Por consiguiente,ya se est en condicionesde escribir una tabla de transicin de estadoscomo la

Tabla 7.11.
Tabla 7.17. Tablade estados
d e l P r o b l e m a7 . 6
Estado actual

Estado futuro

Io
Ir
I2
I.
I1
Is
I6

I1

I1

Ir

I2
I"
I4
Io
I.
I2
J

Finalmente,el diagrama de flujos del circuito de la Figura 7.25 es el que se muestra en la Figura 1.26.

300

E L E C T R O N I CDAI G I T A L

a. 6 .
F i g u r a 7 . 2 6 . D i a g r a m da e f l u j o sd e l P r o b l e m 7

.
7.7. Analizar el circuito de la Figura 7.27, obteniendo la tabla de estados y l a de exci taci n as
como su diagrama de flujos.

x
o.o

Jo
k

Ko

J,

l r T[--]?,,,
I |

Figura 7.27.

4.,

r -1I

J2

Q,

K2

o,

C i r c u i t os e c u e n c i a d
l el ProblemaT.T

301

A U T O M A T A SF I N I T O S

Solucin: Las ecuacionesde entrada y salida a la vista del circuito son las siguientes:
Jo:Qz
J r : Q o
Jr : Qt' Qo
S : X . Q z
K o : l
K l : Q o
K z : 7

IJna vez conocidas las ecuacionesde entrada, se puede deducir la evolucin de los estadospor los
que pasa,tal y como se observaen la Tabla 7.18.

a.-I
T a b fa 7 . 1 8 . T a b l ad e t r a n s i c i o n edse l P r o b l e m 7
Qx

Qtto

Qovt

J2

0
0
0
0
0
0
0
0
1
1
1
l
1
1
1
t

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
l

0
0
1
1
0
0
1
1
0
0
1
l
0
0
1
l

0
I
0
I
0
I
0
I
0
I
0
I
0

0
0
0
0
0
0

0
I

K2

I
0
0
0
0
0
0
I
I

Jr

Kr

0
0
I
I
0
0
I

0
0
1
I
0
0
I
1
0
0
1
I
0
0
1
1

0
0
1
1
0
0
I
1

ro

Ko

Qz(t+ tl

Qt<t+ tl

Qot,n tt

,s

0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0

0
0

I
1
0
0
1
1
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
I
0
I
0
1
0
1

I
I

I
I

1
1

I
0
0
0
0
0
0
0
0

1
1
1
0
0
0
0
1
I

I
I
0
0

Se pueden codificar los estadosde acuerdo con la siguienteasignactn:

000.--.-)
001 --=.-'

1n
1r

/+
100.--------------l0l ---.----- 1s

010--.-----'

1z

110--------.-'-/o

1.
011--...-----------

lll.-.-.-+

It

Se est ya en conclicionesde escribir una tabla de transicin de estadoscomo la Tabla 7.19.

302

E L E C T R O N I CDAI G I T A L

Tabla 7.19.

T a b l a d e e s t a d o sd e l P r o b l e m a T . T

Estado actual

Estadofuturo

Io
Io

0
I
0
I
0
1
0
1
0
1
0
I
0
1
0
1

Ir
Ir

I\
Ir
I2
I2
I3
I3
I4
I^
I5
I5
I6
I6
I1
I1

I2
1{'
I3
I3
I4
I4
Io
Io
I2
I2
I2
I2
Io
Io

^s
0
0
0
0
0
0
0
0
0
1
0
I
0
I
0
I

El diagrama de flujos del circuito de la Figura 7.27 es el que se muestra en la Figura7.28.

+..
*.,.,^-7./

olxo

"x::o1 |/ t : o

x=oI
/s : 0
x=11 ,
-/ ,p

ry
Figura 7.28.

X :o : 0
/,
X: 1 i

x:0/s:0
x = 1I s : 1

D i a g r a m ad e f l u j o s d e l P r o b l e m a7 . 7 .

A U T O M A T A SF I N I T O S

303

de transicin, salida y la de
7.8. Analizar el circuito de la Figura 7.29 obteniendola tabla
ascomo S U diagramade flujos.
excitacin,

Figura 7.29.

l e l P r o b l e m a7 . 8 .
C i r c u i t os e c u e n c i a d

son las siguientes:

solucin: Las ecuacionesde entrada y salida a la vista del circuito
J z : Q t

Kz:

J t : K t - X ' ( Q r @ Q ) + Q o
J o : Q t + Q z

S :
Ko:

Qt'Qo
'(Q'' Qr)
0o
X + ( Q z@ 0 r )

la evolucin de los estadospor los

Una vez conocidaslas ecuacionesde entrada se puede deducir
del circuito'
excitacin
de
7.20
a
Tabl
la
en
que pasa, tal y como se puede apreciar
T a b f a 7 . 2 O . T a b l a d e e x c i t a c i nd e l P r o b l e m a7 ' 8
Qzrt+t Qrt,*tl

0
0
1
I
0
0
1
1
0
0
I
1

0
0
I
I

0
0
0
0
0
0
1
1
0
0
0
0
0
0
I
1

0
0
1
I
1

0
0
0
0

Q.oQ+t

0
0
0
0
0
I
I
0
0

304

E L E C T R O N I CDAI G I T A L

Sc'pueden codificar los estadosde acuerdo con la siguienteasignacin:

000 --------, 1o
001 ------------,
010 ___+

100 __________+
14
101 -.
110 ___-_____,
16

1,

011 ---------------+
1.

111 -

It

Por consiguiente,ya se est en condicionesde escribir una tabla de transicin

de estadoscomo la
Tabla 7.21.
T a b l a 7 . 2 1 . T a b l a d e e s t a d o sd e l p r o b l e m a7 . g
Estado actual

Estado futuro

Salida S

Io

Il

,I 0

I1

0
0
I
1
0
0
1
I
0
0
I
I
0
0
0
0

Il

I3

Il

I2

I2

I6

I2

I4

I3

0
I
0
1
0
I
0
I
0
I

I1
I4
I4
I5
I\
I6
I6
I,
I7

I4
I4
I5
I1
I6
I6
I1
I1
Il
Io

El diagrama de flujos del circuito de la Figura 7.29 es el que se muestra en

la Fieura 7.30.

X=0

x--:
+__O
tolo

tllo

Figura7.30. Diagrama
de fl uj osdel P r o b l e m a 7 . 8 .

A U T O M A T A SF I N I T O S

305

y empleando
j.g. Disearun circuitoquecuentede 0 a 7 impulsosdandoel resultadoen binario
finitos'
automtas
de
para su realizaciinbiestablesdel tipo J-K. utilizar los conceptos
es
y por comodidad a la hora de la codificacin de las salidas,
Solucin: De acuerdo con el enunciado,
aconsejableutilizarelmodelodeMooreparaestedesarrollo.
].3|,
flujos del sistema,como Se muestra en la Figura
En primer lugar' se dibuja el diagrama de

x=o

X=O

X:1

x:1

X:O
l2lolo

\
,//

X:1

Figura 7.31.

7'9'
D i a g r a m ad e f l u j o s d e l c o n t a d o r d e l P r o b l e m a

En segundolugar, se realizala tabla de estadosde

puede apreciarseen la Tabl a 7'22'
Tabla 7.22.

acuerdo con el diagrama de flujos' tal y como

T a b l a d e e s t a d o sd e l P r o b l e m a7 ' 9

Estado presente

Estado futuro

Io

Io

Il

I1

Il

Ir

I2

I2

I2

I1

0
I
0
1
0
I
0

I3

I6

I1

I1

0
1

[1

Io

l2
f
l-l

I3
I^
I1
Is
Is
I6

1.,

I4
I1
I5
Is
I6
I6

Io

Salida

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
l

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
l

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
l

E L E C T R o N t cD
At c t r A L

306

En tercer lugar, se hace la asignacinde estados;en el caso que nos ocupa han de coincidir los
estados internos del contador con las salidas para simplificar el circuito de salida, ya que, de esta
manera,las salidasde los biestablescoincidencon los estadosinternos del autmata.
De acuerdo con lo.dicho, se realiza la asignacinde estadosde la siguientemanera:

1o000
1r .-----.-----.-001
/u 010
1------.-.--.----011
/+ .---.--------100
/s.--_
101
1o...--------.----110
Ij ---------'

lll

En cuarto lugar, se sustituyeesta codificacinen la tabla de estadosy, adems,ampliamos esta

tabla con la tabla de excitacin teniendo en cuenta que hay que realizar el circuito empleando
biestablesdel tipo J-K (Tabla 1.23).

Tabla 7.23.
Estado presente
Qru

Qtt't

0
0
0
0
0
0
0
0

0
0
0
0
I
I

1
I
I

I
I
1
1

I
0
0
0
0
I
I
I

1
I

Qout

0
0
I
I
0
0
I
I
0
0
I
I

0
0
I
I

X
0
I
0
I

0
I

0
I

0
I
0
I
0
I
0
I

T a b l a d e e x c i t a c i nd e l p r o b l e m a 7 . 9
Estado futuro

Salida

Qztt+ t) Qt(t+ t) Qnr,* ,l

0
0
0
0
0
0
0
I
1

1
I
I

I
I
1

0
0
0
I
1
I
I
0
0
0
0
I
I
I
I
0

0
I
1

0
0
I
I
0
0
I
I
0
0
1
I
0

,s2 s'

s'

r2

K2

Jr

0
0
0
0
0
0
0
0
I

0
0

0
0
0
U
0
0
0
I

0
0
0
I

I
I

I
I
I
1
I

0
0
0
0
I
1
I
I
0
0
0
0
I
I
I

I
I

I
0
0
1

I
0
0
I
I
0
0
I
1

X
X

0
0
0
I

0
0
0
0
0
0
0

X
X
X
X
X

Kl

Jo

Ko

0
I

0
I

0
0
0
I

0
1

X
X

0
I

0
I

0
I

0
I

0
0
0

X
X

El quinto paso consisteen obtener los mapas de Karnaugh para reducir la interconexinde los
biestablespara cada una de sus entradas.teniencloen c u e n t al o s e s t a d o si n l e r n o sy la variable as se
{
obtienen los mapas de Karnaugh de la Figura 7.32.

A U T O M A T A SF I N I T O S

oo

(oo

01

11

10

00

01

11

10

r-l
t

IY

a2

00

00i

01

11

01

10

f"l

a)

307

b)

11

IJ

10

Kr:ar'ao'X

Jr:A.'Ao'X

00

01

00

01

11

rl

a. c.

10

00

00

01

11

01

10
x

d)

c)
11
10

11

10

t_,
K',:Ao'X

J':X'ao

oo

ao
01

11

I'

" l

00

QrA

00

01

11

10

"l

00

Qro

10

00

01

11

10

01

v_
Jo:X

Figura 7.32.

11

1
x

[,.

10
0

[ '

e)

r_l
0

_t

Ko=X

d e l o s b i e s t a b l e sJ - K d e l
M a p a s d e K a r n a u g h c o r r e s p o n d i e n t e sa l a s e n t r a d a s
P r o b l e m a7 ' 9 .

del autmata de Moore se han hecho

como, adems, en la designacinde estados internos
puede comprobar que las salidascoinciden
coincidir dichos estadoscon las salidasde los biestables,se
de stas mediante los mapas de la
funiiones
las
con los estados internos de los biestablessacando
Figura 7.33.

308

E L E C T R O N I CDAI G I T A L

-o

xoo

o^Q
00

01
11
10

01

11

10

Q,Q

\0,

x00

01

11

10

Tl

00

01

,|

tt]

101 0

a)

tt_

'l

b)

t l

Sr=O.

t_ j

So=Oo

Y 00

orQ
00
01

11
10

01

11

10

t_
U

c)

j
0

S,=O'

Figura 7.33.

M a p a s d e K a r n a u g hd e l a s s a l i d a sd e l p r o b l e m a7 . g .

Dado que slo se van arealizar transicionesde un estadoa otro

cuando la variableXsea 1 y nunca
cuando x sea 0, el circuito funcionar como contador si se pone
siempre a I laentrada x, y laentrada
de impulsos a contar se realiza a travs de la sear de reloj.
Las ecuacionesde entrada de los biestablesquedan cleia
siguienteforma:
Jz :

Qt' Qo

Kz :

Qt' Qo
J r : Q o
Kt :

Q.o
J a : l
( o : 1

Finalmente,el circuito queda como se muestra en la Figura

7.34

309

A U T O M A T A SF I N I T O S

Salidas

Jo

PR

oo

PL

K.,

P^

a,

PL

)Cr

,Cr

K,

PL

7 76

7 416

476

1
nll

J,

a1

PR

J1

>ck
Ko

s,

s,,

so

lm P u l s o s
a'9'
F i g u r a 7 . 3 4 ' R e s u l t a ddoe l P r o b l e m 7
para ello
cdigo Johnson de c,uatrobits, empleando
2.r0. Implementar un circuito que genereun
sncrono'
un sistema
biestablesdel tipo ,/-K que trabajan dentro de
es el que se muestra en la TablaT'24'
Solucin: Un cdigo Johnson de cinco bits

Tabla 7.24.
P r o b l e m7a. 1 0
D C B A
0
I

2
a
J

5
6
1

0
0
0
0
1
1
1
1

0
0
0
1
1
1
1
0

0 0
0 1
1 1
l l
1 1
1 0
0 0
0 0

es el que se muestra en la Figura 7 '35'

El diagrama de flujos de este generador de cdigos

310

ELECTRONIC
DAI G I T A L

1,10011

X:O
l 3 / 0 11 1

t611100

1511110

X:O

Figura 7.35.

tol1111

X:O

D i a g r a m ad e f l u j o s d e u n c o n t a d o r J o h n s o n d e c u a t r o b i t sd e l P r o b l e m 7
a.10.

Solucin: La Tabla 7.25 se correspondecon la de estadosdel diagrama de flujos de la

Figura7.35.

Tabf a 7.25.

Estado presente
Io
Io
I.
I.
I2
I2
III4
I1
Is
I,
-1

I6
I6

1,.
I1

T a b l a d e e s t a d o sd e l c o n t a d o r
d e l P r o b l e m a7 . 1 0

Estado futuro

0
I
0

Io
I1

I2

0
I
0
I
0
I
0
1

0
I
0
I

Il

I2
I"
I"
I1
I1
Is
Is
I6
I6
I1
I1
Io

D C B A
0
0
0
0
0
0
0
0
l
1
I
l
r
l
1
1

0
0
0
0
0
0
l
1
t
1
I
1
1
r
0
0

0 0
0 0
0 1
0 1
1 1
1 1
l 1
1 1
1 1
1 1
l 0
l 0
0 0
0 0
0 0
0 0

A U TOMA TAFIN
S ITOS 311
internos.Como hay ocho
Seguidamentese realiza la asignacinde cdigos binariosa los estados
e s t a d o sd i s t i n t o s .s e n e c e s i t a npor lo menos tres bits para codihcarlos.

000
001
010
011

Io+
11+
lr*

1.*
Io-

100
t0l
110
111

1 5 +
16+
I'7+

Sustituyendolos estadosde codificacin en la tabla de estados y ampliando sta con la tabla de

excitacin de los biestables./-K. se obtiene la Tabla 7.26.

Tabla 7.26.

Estado presente
Qzt,t

0
0
0
0
0
0
0
0
1
1
1
1
1
r
t
l

Qtr

Qovt

0
0
0
0
1
1
1
1
0
0
0
0
1
1
l
l

0
0
1
1
0
0
1
1
0
0
r
1
0
0
l
l

X
0
1

0
1
0
1

0
I
0
I
0
I
0
1

0
I

T a b l a d e e x c i t a c i nd e l P r o b l e m a7 . 1 0

Estado futuro
Q.zt,*rl Q\,*rl

0
0
0
0
0
0
0
1
1
1
1
1
1
l
1
0

0
0
0
1
1
l
t
0
0
0
0
1
1
r
1
0

Salida
Qntt+tt D C B A

J2

K2

Jr

Kr

ro

Ko

0
0
0
0
0
0
0
0
1
l
I
1
1
1
1
1

0
0
0
0
0
0
0
1
x
x
x
x
x
x
x
x

x
x
x
x
x
x
x
x
0
0
0
0
0
0
0
1

0
0
0
I

0
0
0
I

0
l
x
x
0
l
x
x
0
l
x
x
0
1
x
x

x
x
0
l
x
x
0
1
x
x
0
l
x
x
0
l

0
1
1
0
0
l
l
0
0
1
1
0
0
l
1
0

0
0
0
0
0
0
1
1
1
l
1
1
1
r
0
0

0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0

0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0

X
X
X

X
X
X

0
0
0
1

0
0
0
I

X
X
X

X
X
X

Los mapas de Karnaugh para deducir las ecuacionesde interconexin de los biestables"/-K y las
salidasson los que se muestranen la Figura 7.36

312

E L E c r R o N l cD
Al G l r A L

QrO

9o K 0 0

01

11

00

01

11

10

9X00

10
Q"Q

r)

a)

00

01

9'* oo

10 0

11

Kr:Qr'Ao'X

10

arQ,

Q'x oo

11

10

10

00

01

= o o ' x-'

K, - A o ' X

J',:Qo

11

01

10

-K" =Q,.QO
11

10

d)

a"Q, -Oo

00

01

--,K, =Ao
11

Ko:X -, Kr=1

Jo=X -

Jo:1

01

11

10

y00

00

a,

s)

01

11

11

10

10

oo

a.a

QrA t

01

10

11

f,

i)

Ir

h)

' or.or.oo
S n = O rA
' , + Q . ' A o+

sr:dr'o, + ar'.,
S r= O rOO,,

ao X 0 0

b)

IJ

11

(00

01

r;)
U

01

ara

00

9"x'oo 0 1

10

11 0

00

Jl

arQ,

01

11

J r = Q r ' O o ' X -- Jr=O,,'Qo

QrA,

01

X00

01

11

10

1l

1 )

00

00

01

01

11

10

lL

1
So:4,

J)

11
10

i)

S A r ' r + Or ' o *O r Or A o
"=

p a r a e l c l c u l o d e l c i r c u i t o d e e n t r a d a a l o s b i e s t a b l e sd e l
F i g u r a 7 . 3 6 . M a p a sd e K a r n a u g h
P r o b l e m a7 . 1 O .

A U T O M A T A SF I N I T O S

313

Por tanto, el circuito queda como se muestra en la Figura 7'31.

Salidas

oo
ao
4.,

o,
o.
o.

7 4 n -l

7473

Entrada
de
i m p u l s o sX

Figura 7.37.

R e s u l t a d od e l P r o b l e m a7 . 1 0 '

7.11. Implementar un contador de ocho estadosque disponga de una seal de control de tal
y cuando dicha seal
manera que cuando sta sea 1, realiceuna cuenta binaria ascendente,
sea 0 se genere una cuenta descendente.

Solucin: De acuerdo con el enunciado del problema, el diagrama de flujos del sistema es el que se
muestra en la Fisura 7.38.

314

ELECTRONIC
DAI G I T A L

t1lool

l,l010

t\\o
o

(t

l51101

t6111o

Figura 7.38.

pilotado por
D i a g r a m ad e f l u j o s d e u n c o n t a d o r a s c e n d e n t e / d e s c e n d e n t e
u n a s e a l d e c o n t r o l . P r o b l e m a7 . 1 1 .

La Tabla 7.27 es la de estadosque correspondecon el diagrama de flujos de la Figura 7.38

Tabla 7.27.

T a b l a d e e s t a d o sd e l P r o b l e m a7 . 1 1

Estado presente

Estado futuro

Io
Io
I,
I.
I2
I2
III4
I4
Is
I .)

0
I
0
I
0
1
0
I
0
1
0
I
0
I
0
1

I1
I1

I6
I6
I1
1.,

Io
I2
I,
I^
I2
I4
I-

T.
-)
I4
I6
I.
f

I1
I6
Io

C B A
0
0
0
0
0
0
0
0
1
1
1
1
I
1
1
1

0
0
0
0
1
1
r
l
0
0
0
0
l
1
1
1

0
0
1
1
0
0
1
r
0
0
1
1
0
0
1
1

A U T O M A T A SF I N I T O S

315

Seguidamentese realiza la asignacin de cdigos binarios a los estadosinternos. Como hay ocho
estados distintos se necesitan,por lo menos, tres bits para codifrcarlos.

000
10 _---1r 001
010
/2 ----------------'
1-011
/o ------------+100
/, ----------------+
101
16 ----------------+
110
------------I-,
lll

En estecaso de decideimplementarel circuito con biestabletipo D, por tanto, se puede realizarla

Tabla.7.28donde ya se han sustituidolos estadosinternos por los cdigos asignados.

T a b fa 7 . 2 8 .

Estado presente
Qz<,'t

0
0
0
0
0
0
0
0
1
1
1
l
1
1
l
1

Qro

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

Qoo

0
0
r
1
0
0
1
1
0
0
1
l
0
0
l
1

X
0
1

0
I
0
1
0
I
0
I
0
I

0
I
0
I

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 . 1 1

Estado futuro
Qztt+t Qu,*t Qut+tl

l
0
0
0
0
0
0
1
0
1
1
1
1
1
1
0

t
0
0
1
0
1
1
0
1
0
0
1
0
1
1
0

l
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0

Salida
C B A

0
0
0
0
0
0
0
0
1
1
l
r
1
1

0
0
0
0
r
1
t
1
0
0
0
0
1
1

0
0
1
1
0
0
I
1
0
0
l
1
0
0

D2

1
0
0
0
0
0
0
1
0
1
I
I
1

I
1
0

Dl

Do

I
I
0
0
I
I
0
0
I

0
0
I

0
I
I

0
I
0
0
I
0
I
I

0
0
I
I
0
0

Los mapas de Karnaugh para deducir las ecuacionesde interconexinde los biestablesD y las
salidas,son los que se muestran en la Figura 7.39.

316

ELECTRONICADIGITAL

oo
a2

",.\"
00
01

oo

01

11

10

o
o
e D Or
0

00

01

11

00

01

arQ

a)

11
10

11

C D t_,

10

Dr=Ar'O.,'o'X+Ar'o,,'Oo+
*or.or'ao+a.,.oo.X+Ar'o.,.oo.x

rl r?)
0

10

l r)

r;)
0

U
f-)

b)

D . , = Q .l ,O. o . x + Q o . X +
* o , . ( o o. X + o o . X )
D,,:e.,OOoOX

a^
00

a,[,'
00
01

-il0 1
1

1
I

11

10

0
c)

11
10

:)

Do=o

Figura 7.39.

M a p a s d e K a r n a u g h p a r a l a d e d u c c i n d e l a s e c u a c i o n e sd e e n t r a d a d e l o s
b i e s t a b l e sd e l P r o b l e m a7 . 1 1 .

Empleando el mtodo de simplificacin por OR exclusiva para D, se obtiene el mapa de la Figura 7.10.

o_

aro t

x00

t
00

01

10

11

r
t

01

10

11

G-
l

\l_

_t

f)
U
0

D , : ( Q o @ X ) - O ,(+O . o O , ) . A o . X + O o . X(. a 2 @ o )
F i g u r a 7 . 4 O . M a p a d e O R e x c l u s i v ap a r a l a s i m p l i f i c a c i nd e D . e n e l p r o b l e m a 7 . 1 1 .

A U T O M A T A SF I N I T O S

317

Por tanto, el circuito queda como se muestra en la FigutaT'41'

Entradade
rmpulsos
CK

x
Entrada
de control ascendente/descendente

Salida
C

Figura 7.41.

Salida
B

Salida
A

R e s u l t a d od e l P r o b l e m a7 . 1 1

7.12. Implementar un contador sncronoque medianteuna sealde control genere,a la frecuencia

de la sealde reloj, los nmeros paresdel 0 al 6 cuando la sealde control esta nivel bajo,
y los nmeros impares entre el 1 y 7 cuando la seal de control est a nivel alto.
Solucin: De acuerdocon el enunciadodel problema,si el circuitoseimplementade acuerdocon la
teoriade autmatasfinitostendrochoestadossobrelos quepuedenevolucionarsegnel diagramade
flujosde la Figura7.42.

318

ELECTRONIC
DAI G I T A L

1,1111

lul101

t61110

X:O

Figura 7.42.

D i a g r a m ad e f l u j o s d e u n g e n e r a d o rd e n m e r o s p a r e s / i m p a r e sc o n t r o l a d o s p o r
u n a s e n a l d e c o n t r o l ( P r o b l e m a1 . 1 2 ) .

La Tabla 7.29 es la de estados,que correspondecon el diagrama de flujos de la Figura 7.42.

T a b l a 7.29. Tabl ade estadosdel P robl ema7.12

Estado presente

Estadofuturo

Io
Io

I2
Ir
I2
I-

I4

0
1
0
1
0
I
0
I
0

I4

Is

Is

0
I
0
I
0
1

I6

Ir
Il
I2
I2
I "-t
I.

I.
I6
I6
I1
I1

I4
I.
I1
Is
I6

I1
Io
I1
Io
Ir

A B C
0
0
0
0
0
0
0
0
1
1
1
l
r
I
l
l

0
0
0
0
1
1
l
1
0
0
0
0
l
l
l
l

0
0
1
1
0
0
I
1
0
0
1
r
0
0
r
l

A U T O M A T A SF I N I T O S

319

Por haber sido elegidoel modelo de Moore para la implementacindel sistemay para simplificarel
circuito de salida,se codifican los estadosinternos de manera que coincidan con las salidas,por tanto

1o000
1r 001
1z010
1-----------011
1.*
100
1s ----------------'
101
/6 ----------------'
I l0
11 ---+

lll

En estecaso se decide implementar el circuito con biestable tipo J-K, por tanto, se puede realizarla
Tabla 7.30,donde ya se han sustituido los estadosinternos por los cdigos asignados.

Tabfa 7.30.

Estadopresente
Qrtt Qto', Qoct
0
0
0
0
0
0
0
0
1
1
1
1
1
1
l
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
l
1

0
0
1
1
0
0
r
1
0
0
1
1
0
0
l
1

x
0
I
0
I
0
I
0
I
0
1
0
I
0
1
0
1

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 . 1 2

Estadofuturo
J2
Qrot Qtat Qoot
0
0
0
0
1
0
1
1
1
1
1
1
0
l
0
0

1
0
1
1
0
1
0
0
1
0
1
1
0
l
0
0

0
1
0
1
0
1
0
1
0
r
0
1
0
l
0
1

Kz

Jr

Kr

Jo

Ko

0
0
0
l
0
1
1
x
x
x
x
x
x
x
x

x
x
x
x
x
x
x
0
0
0
0
l
0
1
1

l
0
1
1
x
x
x
x
l
0
0
l
x
x
x
x

x
x
x
x
l
0
l
l
x
x
x
x
l
0
l
l

0
1
x
x
0
1
x
x
0
l
x
x
0
1
x
x

x
x
l
0
x
x
l
0
x
x
0
0
x
x
l
0

Salidas
B
C

0
0
0
0
0
0
0
0
1
1
1
1
1
1
l
1

0
0
0
0
1
1
l
l
0
0
0
0
1
1
l
1

0
0
1
1
0
0
l
l
0
0
r
1
0
0
l
1

Los mapas de Karnaugh para deducir las ecuacionesde interconexin de los biestables-/-K y las
salidasson las que se muestran en la Figura 7.43.