4 Sinteza circuitelor secventiale

Presupune:

Gsirea unui circuit care satisface specificaiile de intrare-ieire impuse

Exist dou metode de sintez:

Metoda matricial (folosit la sinteza circuitelor cu numr mic de

intrri)

Metoda ordinogramei

Etapele metodei ordinogramei sunt urmtoarele:

1. construirea pornind de la datele temei a diagramei de stri
2. codificarea strilor
3. proiectarea schemei logice
Pentru studierea sintezei, lum ca i exemplu sistemul de comand al unui crucior.
Construirea pornind de la datele temei a diagramei de stri
Cruciorul parcurge un drum limitat de limitatoarele de curs Ld si Ls (Fig.11.1. 1).
Motorul cruciorului este comandat cu semnalele Ms i Md. n regim automat, cruciorul
pornete doar dac Ls=1. La apsarea comutatorului C1 cruciorul trebuie s execute un
ciclu dus ntors, iar la acionarea comutatorului C2, dou cicluri dus ntors. Dac se
acioneaz C2 n timp ce se execut un ciclu iniiat de C1, se vor executa n mod automat
dou cicluri.

Ls

Ms , Md
C1
C2

Fig.11.1. 1

n Fig.11.1. 2.este prezentat diagrama strilor.

Ld

LsC2
M1

Iniializare
LsC1
C2

M2

Depl.dreapta

M4

Depl.dreapta

Ld

Ld
C2

M3

Depl.stnga

M5

Depl.stnga
Ls

Ls
M6

Depl.dreapta
Ld

Ls

M7

Depl.stnga

Fig.11.1. 2

Codificarea strilor
n exemplul propus, nu putem codifica cele 7 stri cu 3 variabile binare, deoarece orice
codificare a strilor pentru diagrama din Fig.11.1. 2 duce la obinerea unor curse critice.
Se impune astfel o codificare adiacent a strilor adiacente, ceea ce nseamn c toate
strile ntre care au loc tranziii trebuie s aib coduri adiacente.
Prin urmare, pentru a se respecta condiia de codificare adiacent a strilor adiacente, vor
trebui introduse cteva stri suplimentare; ceea ce conduce la o codificare cu 4 variabile a
strilor din Fig.11.1. 2.
Fig.11.1. 3

prezint noua diagram a strilor.

LsC2
M1

0000
LsC1

M2

0010

C2
M8

1010

M4

Ld

1000
Ld

C2
M3

0110

M10 1110

M5

Ls
M9

1100
Ls

0100

M6

1101
Ld

M7

0101
Ls

M11 0001

Fig.11.1. 3

4.1 Sinteza automatelor secveniale asincrone

Etapele sintezei sunt:
1. ntocmirea diagramei de stri
2. Codificarea strilor
3. ntocmirea matricilor de tranziie
La ntocmirea matricilor de tranziie se folosesc digramele VID acestea sunt de fapt
nite diagrame Karnough n care se introduc variabilele de intrare n relaii.
Pentru cazul exemplului nostru, variabilele de intrare sunt Ls, Ld, C1 i C2.
Pe baza matricii strilor i tranziiilor se determin digramele VID ale strilor urmtoare:
x1, x2, x3 i x4.
Matricea strilor este n Fig.11.1. 4.
x1x2 \ x3x4

00

01

11

10

00

M1

M11

M2

01

M9

M7

M3

11

M5

M6

M10

10

M4

M8
Fig.11.1. 4

4. Scrierea ecuaiilor de stare

Pe baza matricii strilor i a diagramei de stri se ntocmesc matricile de tranziie ce
sunt utilizate pentru scrierea ecuaiilor de stare. Astfel, ecuaiile de stare se scriu
fcnd un SAU Intre termenii obinui grupnd celule care conin aceeai expresie
logic cu celule care conin x (respectiv -), iar celule ce conin 1 cu celule care
conin x (respectiv -).
X1:
x1x2 \ x3x4
00
01
11
10

00
LsC2
0
1
1

01
0
0
Ld/
-

11
-

10
C2
C2
1
1

X1 = x1 x2 x3 x4 Ls C2 + x1 x3 C 2 + x1 x 4 + x1 x 4 Ld
x2:
x1x2 \ x3x4
00
01
11
10

00
0
0
1
Ld

01
0
Ls/
1
-

11
-

10
Ld
1
1
0

x 2 = x1 x 2 x3 Ld + x1 x 2 x 4 Ls + x1 x 2 + x1 x 2 x3 Ld
x3:
x1x2
00
01
11
10

x3x4

00
LsC1
0
0
0

01
0
0
0
-

11
-

10
1
Ls/
0
0

x3 = x1 x 2 x3 x 4 Ls C1 + x1 x 2 x3 Ls + x1 x 2 x3
X4:
x1x2
00
01
11
10

x3x4

00
0
0
Ls
0

01
0
1
1
-

11
-

10
0
0
0
0

x 4 = x 2 x 4 + x1 x 2 x3 x 4 Ls
5. Obinerea ecuaiilor de ieire.
Ieirile automatului sunt semnalele Ms i Md (comand rotire dreapta i stnga a
motorului cruciorului). Ecuaiile de ieire se scriu pe baza diagramelor VID ale
semnalelor de ieire.
Md:
x1x2
00
01
11
10

x3x4

00
0
0
0
1

01
0
0
1
-

11
-

10
1
0
0
0

Md = x1 x 2 x3 + x1 x 2 x3 + x1 x 4
Ms:
x1x2
00
01
11
10

x3x4

00
0
0
1
0

01
0
1
0
-

11
-

10
0
1
0
0

Ms = x1 x 2 x 4 + x1 x 2 x3 + x1 x 2 x3 x 4

4.2 Sinteza circuitelor secveniale sincrone

4

La aceste circuite, tranziiile au loc la anumite momente de timp ce sunt marcate de

impulsurile de sincronizare. Pe perioada dintre dou impulsuri de sincronizare toate
strile sunt stabile i se menin constante.
Nu mai apare problema curselor critice, iar hazardul static existent nu determin
funcionare incorect.

4.2.1 Implementarea circuitelor secveniale sincrone cu bistabile i

pori
Pentru codificarea strilor pot fi aplicate aceleai reguli ca n cazul circuitelor asincrone.
Circuitele de memorie de tip sincron impun anumite restricii semnalelor aplicate la
intrri: semnalele de intrare asincrone trebuie s condiioneze schimbarea valorii unei
singure variabile de stare.
Pentru exemplul nostru vom folosi codificarea prezentat n Fig.11.1. 3.
Pentru realizarea circuitului de comand folosim 4 bistabile de tip J-K, iar variabilele de
stare sunt x1, x2, x3 i x4.
Tabelul de excitaie a intrrilor n funcie de valorile strii prezente i a celei urmtoare l
avem n Fig.11.2. 1 (att pentru bistabile JK, ct i pentru bistabile D).
Qn
0
0
1
1

Qn+1 Fc. de excitaie

J
K
D
0
0
X
0
1
1
X
1
0
X
1
0
1
X
0
1
Fig.11.2. 1

Ecuaiile intrrilor J i K se obin pe baza urmtoarelor diagrame VID:

Jx1 i Kx1:
x1x2 x3x4 00
00
LsC2
01
0
11
X
10
X

01
0
0
X
-

11
-

x1x2 x3x4 00
00
X
01
X
11
0
10
0

10
C2
C2
X
X

01
X
X
Ld
-

K X 1 = x 4 Ld

J X 1 = x1 x3 C 2 + x1 x 2 x3 x 4 Ls C 2 ;

Jx2 i Kx2:

11
-

10
X
X
0
0

x1x2 x3x4
00
01
11
10

00
0
X
X
Ld

01
0
X
X
-

11
-

x1x2 x3x4
00
01
11
10

10
Ld
X
X
0

00
X
1
0
X

01
X
Ls
0
-

11
-

10
X
0
0
X

K X 2 = x1 x3 x 4 + x1 x 2 x 4 Ls

J X 2 = x1 x3 Ld + x1 x3 Ld ;
Jx3 i Kx3:
x1x2 x3x4 00 01
00
LsC1 0
01
0
0
11
0
0
10
0
-

11
-

x1x2 x3x4 00
00
X
01
X
11
X
10
X

10
X
X
X
X

J X 3 = x1 x 2 x 4 Ls C1 ;

01
X
X
X
-

11
-

10
0
Ls
1
1

K X 3 = x1 x 2 x3 Ls + x1

Jx4 i Kx4:
x1x2
00
01
11
10

x3x4

00
0
0
Ls
0

01
X
X
X
-

11
-

x1x2
00
01
11
10

10
0
0
0
0

x3x4

00
X
X
X
X

01
1
0
0
-

11
-

10
X
X
X
X

K X 4 = x1 x 2

J X 4 = x1 x 2 x3 Ls ;

Semnalele de comand au ecuaiile sunt acelea de la sinteza anterioar:

Md = x1 x 2 x3 + x1 x 2 x3 + x1 x 4
Ms = x1 x 2 x 4 + x1 x 2 x3 + x1 x 2 x3 x 4
Prin urmare, pe baza relaiilor mai sus determinate, se poate proiecta circuitul de
comand al cruciorului folosind 4 bistabile J-K conectate prin logica ecuaiilor de mai
sus.

4.2.2 Utilizarea decodificatoarelor la sinteza circuitelor secveniale

sincrone
Utilizarea decodificatoarelor de stare simplific sinteza circuitelor secveniale sincrone.
Avnd strile decodificate, ecuaiile de excitaie pentru intrrile bistabilelor se pot scrie
direct din diagrama strilor.

Pentru exemplul considerat se va studia implementarea automatului folosind un

decodificator zecimal ce prezint ieirile active pe 0L.
Si-n acest caz rmn valabile problemele legate de codificarea adiacent a strilor
adiacente i respectiv de sincronizarea intrrilor asincrone care provoac tranziii
neadiacente.
Considerm rezolvat problema sincronizrii intrrilor; prin urmare, prin punerea la mas
a intrrii cu ponderea cea mai mare, vom transforma decodificatorul ntr-un decodificator
3 la 8.
Avem 3 variabile de stare avem 3 bistabile. Intrrile J ale acestora se activeaz la
trecerea variabilei asociate din 0 n 1, iar intrrile K la trecerea variabilei din 1 n 0.
Notm cu P0P7 produsele standard pe care le obinem la ieirea decodificatorului.
In Fig.11.2. 2. avem diagrama de stri cu codificarea aleas pentru strile acesteia.
LsC2
P0 Iniializare 000
LsC1
C2
P3 Depl.dr. 011

P1 Depl.dr. 001

Ld

Ld
C2

P4

Depl.stg. 100

P5

Depl.stg. 101
Ls

Ls

P6 Depl.dr. 110
Ld
Ls

P7

Depl.stg. 111

Fig.11.2. 2

Obinem urmtoarele ecuaii:

J X 1 = P3 Ld + P1 Ld

K X 1 = P 4 Ls + P 7 Ls

J X 2 = P 0 Ls C1 + P5 Ls

K X 2 = P3 Ld + P3 C 2 + P7 Ls

J X 3 = P0 Ls C1 + P1 C 2 + P6 Ld K X 3 = P3 Ld + P5 Ls + P 7 Ls
Md = P3 + P1 + P6
Ms = P 4 + P5 + P 7

La scrierea acestor ecuaii se observ c produsul logic dintre o stare i un semnal de

intrare care determin trecerea automatului ntr-o alt stare se aplic la intrarea de tip J a
unui bistabil dac aceasta este 0 n starea prezent i devine 1 n starea urmtoare; sau la
intrarea de tip K dac ea este 1 n starea prezent i devine 0 n starea urmtoare.
Se observ c prin codificarea adiacent a strilor ntre care au loc tranziii, o tranziie
este nsoit de schimbarea strii unui singur bistabil.

Intruct strile sunt decodificate, expresiile variabilelor de ieire se exprim direct n

funcie de stri.
Schema electric a automatului este dat n Fig.11.2. 3.
C1
J R Q
T/
K

C2

.
.
.

Ld

&

P3
P1
P4
Ls

P7

&

JX1

&
&
&
&

Tact

KX1

X3
20
21
22
23
D
E
C
O
D

J R Q
X2
T/
K

J R Q
T/
K

Init

X1

0
1
2
3
4
5
6
7
8
9

P0/
P1/
P2/
P3/
P4/
P5/
P6/
P7/

&
&

Md
Ms

J X 1 = P3 Ld + P1 Ld
K X 1 = P 4 Ls + P7 Ls
Md = P3 + P1 + P6
Ms = P 4 + P5 + P7

Fig.11.2. 3

4.2.3 Utilizarea multiplexoarelor i a numrtoarelor la sinteza

circuitelor secveniale sincrone
Utilizarea numrtoarelor cu ncrcare paralel i a multiplexoarelor simplific i mai
mult sinteza circuitelor secveniale.
Multiplexoarele folosite n rezolvarea problemei vor fi de tipul SN74151, cu 8 intrri de
date i 3 intrri de adrese.
Numrtorul sincron cu ncrcare paralel SN74163 are:

4 ieiri de date: QA, QB, QC, QD

o intrare de ncrcare paralel: LOAD
o intrare de iniializare: CLR
4 intrri de date: DA, DB, DC, DD
o intrare de tact: CLK
o intrare de numrare: COUNT

El se simbolizeaz ca n Fig.11.2. 4:
QA QB QC QD

LOAD CLR 3 2 1 0 CLK

Fig.11.2. 4

Dac la terminalul de ncrcare se aplic nivel logic sczut (LOAD=0) pe frontul

descresctor al impulsului de tact se va face ncrcarea paralel a datelor aplicate la
intrrile de date DA, DB, DC, DD (sunt intrri ale bistabilelor)
De notat faptul c intrrile de ncrcare paralel sunt separate, pe cnd intrrile de
tergere sunt legate mpreun la intrarea comun de tergere CLR.
Aducerea la zero a celor 4 bistabile se face prin aplicarea unui semnal 0 logic pe intrarea
de tergere (CLR=0)
Cnd se aplic semnal 1 logic la intrarea de numrare (COUNT=1) coninutul
numrtorului se incrementeaz pe frontul descresctor al impulsului de tact
Pentru ca numrtoarele binare cu ncrcare paralel s poat fi utilizate la memorarea
strilor unui circuit secvenial se impune condiia ca diagrama strilor s nu conin dect
cel mult ramificaii duble, condiie ce poate fi respectat prin introducerea unor stri
suplimentare.
Si

Si
I1
Sj

I2

I3

Sk

I2+I3

I1

Skl

Sj

Sl

I2

I3
S1

Sk

Fig.11.2. 5

Codificarea strilor se face astfel nct o stare urmtoare se obine prin incrementarea
coninutului numrtorului, iar cealalt stare urmtoare se obine prin ncrcarea paralel
a acestuia.
LsC2
M0

Ini. 000
LsC1
C2

M1 Depl.dr. 001

M6 Depl.dr. 110

Ld

Ld
C2

M2 Depl.stg. 010

M3 Depl.stg. 011
Ls

Ls

M4 Depl.dr. 100
Ld
Ls

M5 Depl.stg. 101

Fig.11.2. 6

La ntocmirea diagramei strilor nu sunt necesare stri suplimentare, deoarece diagrama

nu conine ramificaii multiple (triple) sau de ordin mai mare (Fig.11.2. 6).

In schema ce se va realiza semnalele care se vor aplica la intrrile de numrare i de

ncrcare paralel vor fi sincronizate; prin aceasta se sincronizeaz toate semnalele de
intrare asincrone.
Pe baza diagramei de stare cu strile codificate se vor scrie funciile logice ale semnalelor
ce se aplic la intrrile numrtorului: condiia de numrare (COUNT), condiia de
ncrcare paralel (LOAD), codul strilor la care se face saltul, condiia de iniializare
(CLR).
Din diagrama strilor se observ c secvena de numrare este: M0M1M2M3M4M5.
Salturi exist ntre strile: M0M6, M1M6, M2M0, M6M3, M5M0.
Scrierea funciilor logice se poate face direct din diagrama strilor.
Astfel, numrtorul trebuie incrementat atunci cnd trebuie s se efectueze o tranziie din
secvena principal de numrare. Acest tip de tranziie se efectueaz n starea M0 dac se
aplic semnalul logic: LsC1; n starea M1, dac se aplic semnalul logic Ld; n starea
M2 dac se aplic C2

1. Funcia de numrare:
COUNT = P0 Ls C1 + P1 Ld + P 2 C 2 + P3 Ls + P 4 Ld

Numrtorul trebuie ncrcat paralel atunci cnd trebuie s efectueze tranziii care nu sunt
codificate n secvena binar de numrare. Aceste tranziii se efectueaz din starea M0
dac produsul logic Ls C 2 = 1 , din starea M1 dac C 2 = 1 , din starea M2 dac Ls = 1 .

2. Condiia de ncrcare paralel este:

LOAD = P0 Ls C 2 + P1 C 2 + P 2 Ls + P5 Ls + P6 Ld

3. Intrrile de date trebuie s conin codul strii la care se face saltul; adic n starea P0,
intrrile DA, DB, DC trebuie s asigure tranziia n starea P6 (s aib aplicat
combinaia 110). Similar, din starea P1, trebuie asigurat saltul n starea P6, s.a.m.d.

DA = P0 + P1

DB = P0 + P1 + P6
DC = P6
Aceasta ntruct:
DA
1
1
0
0
0

DB
1
1
0
0
0

DC
0
0
0
1
0

P0
P1
P2
P6
P5

4. CLR = PST (punere sub tensiune)

In Fig.11.2. 7. este schema logic a circuitului implementat cu multiplexoare i numrtor.

4.2.4 Utilizarea memoriilor fixe programabile PROM la sinteza

circuitelor secveniale sincrone
10

Utilizarea memoriilor fixe mpreun cu alte circuite cum ar fi registre, numrtoare,

multiplexoare, permite realizarea circuitelor secveniale sincrone caracterizate printr-o
flexibilitate sporit.
Vom proiecta dou structuri de circuite secveniale realizate cu memorii fixe
programabile PROM.
De notat c indiferent de structura adoptat, memoriile PROM ndeplinesc n general
urmtoarea funcie: aplicndu-se la intrrile de adresare ale memoriei codul strii
prezente, la ieire apare codul strii urmtoare la care se poate face saltul i eventual
funciile de ieire.
In Fig.11.2. 8 este prezentat un circuit secvenial realizat cu multiplexoare, numrtoare
i memorie PROM; acest circuit lucreaz dup diagrama strilor fcut anterior i se
obine prin nlocuirea circuitului decodificator i a porilor logice folosite pentru
obinerea semnalelor: DA, DB, DC, Ms i Md cu o memorie PROM. Semnalele care se
aplic la intrrile de date ale multiplexoarelor sunt identice n cele dou cazuri.
P0/ P1/ P2/ P3/ P4/ P5/ P6/

C DB 442
23 22 21 20

QA QB QC

CLR LO AD 2 3 2 2 2 1 2 0 CLK COUN T

LsC 2
C2
Ls
0
0
Ls
Ld
0

C B A
0
1
2 M UX
3
1
4
5
6
7

A B C

P6

&

D Q
T

Q D

P0/
P1/
P6/

&

P0/

0
1
MUX 2
2
3
4
5
6
7

LsC 2
Ld
C2
Ls
Ld
0
0
0

P1/
P1/
P4/
P6/

&

Md

P2/
P3/
P5/

&

Ms

Fig.11.2. 7

De notat c ntruct diagrama strilor are numai 7 stri, codificate cu 3 variabile de stare,
memoria cea mai mic de care ar fi nevoie ar trebui s aib 8 cuvinte de 3 bii. ntruct nu
se produc memorii cu capacitate aa mic se va folosi memoria SN74188 organizat n 32
cuvinte a cte 8 cifre binare; o asemenea memorie poate fi folosit pentru generarea att a
strii urmtoare ct i a funciilor de ieire: Ms i Md.
In schem intrrile cu ponderea cea mai mare (23, 24) sunt legate la mas; prin urmare se
pot adresa doar primele 8 cuvinte.

11

In exemplul dat memoria este incomplet folosit, ceea ce este de fapt un fenomen general
datorat numrului limitat de tipuri de memorie produse n serie. Tabelul de programare al
memoriei se completeaz pe baza datelor din diagrama strilor; pentru fiecare stare, la
adresa selectat de codul acesteia, se memoreaz codul strii urmtoare, care se obine
prin salt, deci nu prin incrementare.
Ms

Md
SN 74188 D A D B D C

21 20

QA QB QC

CLR

LsC 2
C2
Ls
0
0
Ls
Ld
0

C B A
0
1
2 MUX
3
1
4
5
6
7

LO AD 2 3 2 2 2 1 2 0 C LK C O U N T

A B C

D Q

Q D

0
1
MUX 2
2
3
4
5
6
7

LsC 2
Ld
C2
Ls
Ld
0
0
0

Fig.11.2. 8

In tabelul de mai jos se prezint programarea memoriei (cu * s-au notat biii neutilizai).
Intrri
24
0
0
0
0
0
0
0
0

23
0
0
0
0
0
0
0
0

22
0
0
0
0
1
1
1
1
A

21
0
0
1
1
0
0
1
1
B

20
0
1
0
1
0
1
0
1
C

Ieiri
7
6
5
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
Nu se folosesc

4
0
1
0
0
1
0
1
0
Md

3
0
0
1
1
0
1
0
0
Ms

2
1
1
0
*
*
0
0
0
QA

1
1
1
0
*
*
0
1
0
QB

0
0
0
0
*
*
0
1
0
QC

In Fig.11.2. 9 este prezentat o alt structur de circuit secvenial sincron implementat cu

memorie PROM.
Pentru structura prezentat la codificarea strilor nu se mai impune restricia ca acestea s
prezinte o secven de numrare. Deci exist o mai mare libertate la codificarea strilor.
Dezavantajul acestei structuri este c necesit mai mult memorie.
Pentru exemplificare s-a considerat aceeai diagram a strilor; intrrile la multiplexoare
rmn neschimbate.
De notat c n acest caz se vor utiliza 24 cuvinte de memorie (de 3 ori mai multe cuvinte
dect n structura anterioar).

12

MEMORIE PROM

Ieiri

Intrri

MUX
1

MUX
2
REGISTRU DE
STARE

Fig.11.2. 9

Adrese
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
LOAD

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
COUNT

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*

*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*

*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*

Ms
0
0
1
1
0
1
0
0
0
1
1
0
1
*
*
*
0
0
0
*
*
0
1
*

Md
0
1
0
0
1
0
1
0
1
0
0
1
0
*
*
*
1
1
0
*
*
0
0
*

A
0
0
0
0
1
1
1
0
0
0
0
1
1
*
*
*
1
1
0
*
*
0
0
*

B
0
0
1
1
0
0
1
0
0
1
1
0
0
*
*
*
1
1
0
*
*
0
1
*

C
0
1
0
1
0
1
0
0
1
0
1
0
1
*
*
*
0
0
0
*
*
0
1
*

La completarea tabelului se ine cont de urmtoarele dou reguli:

1. Fiecare multiplexor trateaz o condiie de tranziie
2. Dac multiplexoarele dau 00 la ieire, atunci starea viitoare este identic cu starea
prezent
3. Situaia cu activarea ieirilor pentru ambele multiplexoare este nepermis

13