TRABAJO ENCARGADO

1. Realizar las siguientes funciones con Mx: 16:1, 8:1, 4:1 y lgica adicional si es necesario.
f 1 = mi ( 1,3,5,6,7,8,10,12,15)

f 3 = Mi ( 0,2,4,6,8,10,12,14)

f 2 = mi ( 1,2,3,4,10,11,12 ,15)

f 4 = Mi ( 3,4,5,7,9,10,13)

a) Mux 16:1
f 1 = mi ( 1,3,5,6,7,8,10,12,15)

ABCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

F
0
1
0
1
0
1
1
1
1
0
1
0
1
0
0
1

F1 = AD + ABC + BCD + ACD + ABD

f 3 = Mi ( 0,2,4,6,8,10,12,14)

ABCD

0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

0
1
1
1
1
0
0
0
0
0
1
1
1
0
0
1

F2 = ABD + ABC + BCD + ACD + ABC

f 3 = Mi ( 0,2,4,6,8,10,12,14)

ABCD

0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

F3 = D

f 4 = Mi ( 3,4,5,7,9,10,13)

ABCD

0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

1
1
1
0
0
0
1
0
1
0
0
1
1
0
1
1

F4 = abd + abc + acd + abd + acd + acd + abc + bcd

b) Mux 8:1

ABC
000
001
010
011
100
101
110
111

F
0
1
0
1
0
1
1
1

F1 = C + AB

ABC

000
001
010
011
100
101
110
111

0
1
1
1
1
0
0
0

F2 = AC + AB

ABC

000
001
010
011
100
101
110
111

0
1
0
1
0
1
0
1

F3 = C

ABC

000
001
010
011
100
101
110
111

1
1
1
0
0
0
1
0

F4 = AB + AC + BC

c) Mux 8:1

AB
00
01
10
11

F1 = A

F2 = A + B

AB

00
01
10
11

0
1
1
1

F
0
1
0
1

AB

00
01
10
11

0
1
0
1

AB

00
01
10
11

1
1
1
0

F3 = A

F4 = B + A

2. Disear un Mx 4:1 con un terminal de inhibicin (I) que cuando se lleve a 1, coloque la
salida en cero.

3. Disear un circuito combinacional que entregue como salida el menor de los nmeros de 4
bits que se presentan en la entrada. Si estos son iguales, la salida debe ser 0. Emplear un
multiplexor 74157 y un comparador de 4 bits 7485.

4. Utilizando un decodificador BCD a decimal del tipo 7442 y puertas NAND de dos entradas
implementar un circuito que entregue la siguiente funcin:
F = a. b. c + a. b. c + a. b. c + a. b. c

5. Determinar la funcin de salida del circuito de la figura, siendo BA los terminales de control
del multiplexor y FA un sumador completo.
a

FA
S
Cout

MU
X 4:1

Cin = 1

D0
D1
D2

D3 B

f(a,b,c,d)

6. Hay que comparar tres nmeros de 4 bits: X = (x1, x2, x3, x4 )2 , Y = (y1, y2, y3, y4 )2
y Z
= (z1, z2, z3, z4)2. Utilizar comparadores de magnitud 7485 y las compuertas lgicas asociadas
para disear el circuito que cumpla la siguiente tabla de verdad.
Condicin
X>Y>Z
X>Z>Y
Y>X>Z
Y>Z>X
Z>X>Y
Z>Y>X
X=Y=Z
Cualquier otro caso

f0
1
0
0
0
0
0
0
0

f1
0
1
0
0
0
0
0
0

f2
0
0
1
0
0
0
0
0

f3
0
0
0
1
0
0
0
0

f4
0
0
0
0
1
0
0
0

f5
0
0
0
0
0
1
0
0

f6
0
0
0
0
0
0
1
0

f7
0
0
0
0
0
0
0
1

7. Disear un circuito lgico que multiplique dos nmeros de dos bits (a 1 a0 )2 , y (b1 b0 )2
utilizando compuertas NAND. El producto debe ser un nmero de 4 bits: P = (p3, p2, p1, p0 )2.
8. Demostrar que el decodificador 7442 se puede utilizar como un demultiplexor de 1 a 8.
9. Implementar la siguiente funcin lgica empleando el decodificador comercial, de BCD a
decimal, 7442:
F =x . y + x . v + y . z . v