Sei sulla pagina 1di 94

UNIVERSIT

`
A DI PADOVA
DIPARTIMENTO DI INGEGNERIA DELLINFORMAZIONE
CORSO DI LAUREA IN INGEGNERIA ELETTRONICA
Progettazione di Elettronica Analogica
Progetto:
Amplicatore in Classe AB con driver Optoisolato
Studenti:
Davide BIADENE
Tommaso CALDOGNETTO
Docente:
Prof. Leopoldo ROSSETTO
Anno Accademico 2011/2012
ii
Indice
Introduzione 1
1 Studio e Denizione della Struttura dellAmplicatore 5
1.1 Optoisolatori . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.2 Stadio di drive degli optoisolatori . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.3 Stadio di uscita . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.4 Moltiplicatore di V
BE
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.5 Schema elettrico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2 Analisi e Primo Dimensionamento 17
2.1 Stadio optoisolatori . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.1.1 Dimensionamento resistenza di polarizzazione R
B
. . . . . . . . . . . . 17
2.1.2 Dimensionamento resistenza di polarizzazione R
FQ
. . . . . . . . . . . 18
2.1.3 Dimensionamento resistenza di segnale R
F
. . . . . . . . . . . . . . . 21
2.1.4 Diodi zener D
Z,p
e D
Z,n
. . . . . . . . . . . . . . . . . . . . . . . . . 23
2.2 Stadio di uscita . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.2.1 Caratteristica ingresso-uscita: scelta delle correnti in quiescenza . . . . 25
2.2.2 Comportamento in frequenza . . . . . . . . . . . . . . . . . . . . . . . 34
2.3 Stadio di ingresso e compensazione . . . . . . . . . . . . . . . . . . . . . . . 37
2.3.1 Compensazione dellamplicatore . . . . . . . . . . . . . . . . . . . . 38
2.3.2 Filtro di ingresso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
2.4 Mantenimento in SOA dello stadio di uscita . . . . . . . . . . . . . . . . . . . 43
2.4.1 Tensione massima ai terminali dei transistor . . . . . . . . . . . . . . . 44
2.4.2 Corrente massima ai terminali dei transistor . . . . . . . . . . . . . . . 44
2.4.3 Temperatura dei transistor dello stadio di uscita . . . . . . . . . . . . . 45
2.5 Circuito di smaltimento del calore . . . . . . . . . . . . . . . . . . . . . . . . 47
2.5.1 Derivazione dello schema a blocchi delle interazioni termiche-elettriche 49
2.5.2 Considerazioni sulla scelta della resistenza R
E
. . . . . . . . . . . . . 50
2.5.3 Derivazione del circuito termico . . . . . . . . . . . . . . . . . . . . . 52
2.5.4 Simulazione degli aspetti termici . . . . . . . . . . . . . . . . . . . . . 54
2.6 Circuito moltiplicatore di V
BE
. . . . . . . . . . . . . . . . . . . . . . . . . . . 56
2.6.1 Analisi del circuito . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
2.6.2 Dimensionamento del circuito . . . . . . . . . . . . . . . . . . . . . . 58
3 Ottimizzazione & Risultati 61
3.1 Ottimizzazione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
3.2 Misure sul circuito nale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
3.2.1 Risposta al gradino di tensione . . . . . . . . . . . . . . . . . . . . . . 68
3.2.2 Risposta allonda quadra con bias . . . . . . . . . . . . . . . . . . . . 68
iii
3.2.3 Misura della distorsione armonica . . . . . . . . . . . . . . . . . . . . 70
3.2.4 Misura della massima escursione del segnale di uscita . . . . . . . . . 71
3.2.5 Verica del funzionamento del circuito di limite di corrente . . . . . . 73
3.2.6 Test in corto circuito . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
3.2.7 Prova termica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
3.3 Strumentazione impiegata . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
4 Conclusioni 77
A Cenni sulla Correzione di Errore 81
A.1 Descrizione della tecnica di correzione di errore alla Hawksford . . . . . . . . 81
A.2 Applicazioni valutate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
B Resistenza Termica di Interfaccia 85
B.1 Modello termico di Antonetti e Yovanovich . . . . . . . . . . . . . . . . . . . 85
B.2 Riscontri applicativi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Bibliograa consultata . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
iv
Note Tecniche
La notazione adottata nella relazione ` e denita in gura I. Si impiegano:
- lettere minuscole con pedici maiuscoli per indicare grandezze istantanee,
- lettere maiuscole con pedici maiuscoli per indicare il valore DC di una grandezza e
- lettere minuscole con pedici minuscoli per indicare grandezze incrementali.
Figura I: Convenzioni sulla notazione
Per indicare il valore massimo assoluto di una generica grandezza v
X
sopportabile da un
dispositivo si utilizza la notazione:
v
Max
X
,
mentre per indicare il massimo valore che pu` o assumere nel funzionamento del circuito la
grandezza v
X
:
v
max
X
.
v
Introduzione
I
L PRESENTE DOCUMENTO ` e la relazione nale relativa alla progettazione di un circuito elet-
tronico svolta per il corso di Progettazione di Elettronica Analogica. Lo scopo che si propo-
ne ` e di descrivere le fasi che hanno portato dalle speciche assegnate alle misure sul prototipo
nale e insieme riportare quanto si ` e appreso dallattivit` a di progettazione e di test del sistema
che si ` e scelto di implementare.
Target di progetto. Il progetto riguarda un amplicatore in classe AB con driver optoisolato,
le cui speciche sono riportare in tabella 1.
Tabella 1: Speciche Amplicatore in Classe AB con Driver Optoisolato
Parametro Simbolo Valore Unit` a
Corrente di uscita i
OUT
0500 mA
Tensione di uscita v
OUT
024 V
Tensione di ingresso v
IN
02.4 V
Banda passante B [0, 50] kHz
Dissipazione complessiva a riposo P
Q%
2.5 %
(1)
(1)
La dissipazione complessiva a riposo ` e indicata rispetto alla massima
potenza erogabile in uscita, corrispondente a v
Max
OUT
i
Max
OUT
.
Si evidenziano le seguenti particolarit` a:
X lamplicatore deve poter gestire anche segnali a frequenza nulla,
X la dissipazione totale in quiescenza, cio` e quando ` e applicato il segnale nullo in ingresso,
deve essere limitata entro il 2.5% della massima potenza erogabile in uscita,
X il guadagno dellamplicatore viene considerato pari a dieci, pari al rapporto tra il valore
massimo di tensione e di corrente in uscita.
Il processo di progettazione. Lapproccio alla progettazione che si ` e voluto adottare ` e quel-
lo che predilige lo studio dei problemi iniziando dalla loro analisi e passando poi, una volta
compresi i fenomeni coinvolti, al combinare le conoscenze acquisite al ne di determinare delle
adeguate soluzioni.
Seguendo lapproccio denito, con lattivit` a di progettazione svolta, si ` e delineato il usso
di progetto illustrato in gura 1. Nel diagramma si pu` o distinguere la peculiarit` a dellattivit` a di
progettazione, cio` e la sequenza di operazioni: studio-progettazione-sintesi-analisi.
1
2 INTRODUZIONE
S
t
u
d
i
o
P
r
o
g
e
t
t
a
z
i
o
n
e
S
i
n
t
e
s
i
A
n
a
l
i
s
i
Fase
Specifiche
Schemi a blocchi
Schemi a blocchi
Schemi di principio
Equazioni
Schemi elettrici
Schemi elettrici
Equazioni
Formule/Codice
Circuiti
(implementazione
reale o simulata)
Tipo di astrazione
Parte non
automatizzabile
Figura 1: Esempio di schematizzazione del metodo di progetto adottato
INTRODUZIONE 3
(a) Design represented as a feedback loop in which
the result is compared with the Specication, and di-
screpancies corrected by use of the analysis result in
reverse.
(b) The Design Process consists of smooth progress
from left to right in this Accuracy/Simplicity
trade-off picture. The Design feedback loop is
iterated until the Specications are met.
Figura 2: Rappresentazioni grache del signicato di Progettazione proposte da R.D. Middlebrook
[13]
Pi ` u nel dettaglio, il processo di progettazione tipicamente ha inizio con lo studio delle speci-
che e dellambito del progetto. Successivamente, dalla descrizione ad alto livello dellobiettivo
perseguito, nel processo si avanza circoscrivendo i problemi e quindi costruendo una possibile
struttura delle soluzioni. In questultima fase lelemento determinante ` e la capacit` a, propria del
progettista, di immaginare e poi rendere concreti possibili modi di procedere per risolvere le
problematiche individuate. Nondimeno, il progettista deve saper riconoscere la raggiungibilit` a
degli obiettivi, tenendo conto di limiti tecnici (e.g., rispetto ai materiali e alle tecnologie) ed
economici (e.g., rispetto al tempo e alle risorse).
Individuata una soluzione con la precedente fase, con la fase di sintesi la soluzione viene
denita in ogni suo aspetto, ed eventualmente completata, ottenendo un circuito assemblabile.
Il risultato ottenuto ` e quindi analizzato per vericare la rispondenza alle speciche iniziali.
Inne il processo studio-progettazione-sintesi-analisi viene iterato sulle imperfezioni riscontrate
dallanalisi del risultato ottenuto, no a giungere ad una realizzazione soddisfacente.
Rappresentazione secondo Middlebrook. In gura 2 ` e riportata la rappresentazione
intuitiva del processo appena descritto proposta dal Dr. Middlebrook [13].
Lillustrazione di gura 2a esprime il fatto che la progettazione si pu` o immaginare come un
sistema a retroazione. Nel percorso diretto si trova il blocco che rappresenta lanalisi, mentre
nel percorso di feedback si trova il blocco indicato con A N A L Y S I S , che rappresenta il processo di
progettazione e sintesi. Agli ingressi indicati con models and tentative values si possono
associare, per un confronto, ai risultati della fase di studio descritta nel paragrafo precedente.
In gura 2b si vuole rappresentare invece come evolve nel tempo il sistema di gura 2a.
Interpretando la gura 2b, si pu` o affermare che con la progettazione si inizia da idee e sche-
mi elementari di ci ` o che si vuole ottenere e poi, nel procedere, tali idee vengono sviluppate,
completate e perfezionate; il processo per evolvere richiede scelte, ognuna delle quali riduce i
gradi di libert` a a disposizione del progettista, giungendo a risultati sempre pi` u precisi e preoc-
cupandosi di problematiche sempre pi` u particolari. Parte dellattivit` a di progetto ` e anche quella
di riconoscere quando i risultati ottenuti sono soddisfacenti ed ` e perci ` o necessario portare a
termine il processo.
4 INTRODUZIONE
Sui modelli. La dualit` a tra lanalisi e la progettazione-sintesi e levoluzione dal generale al
particolare tipicamente si riette nei modelli impiegati durante il progetto. Con riferimento alla
gura 3, se lanalisi del circuito porta alla denizione di modelli via via di pi` u alto livello e
di validit` a generale, con la progettazione si inizia da rappresentazioni ad alto livello per poter
giungere, gradualmente, alla rappresentazione circuitale della rappresentazione ad alto livello
di partenza.
Circuito Schema Equazioni
Schema
a blocchi
Misure Specifiche
Progettazione
Analisi
Figura 3: Ordine delle rappresentazioni nei processi di analisi e di progettazione
Contenuto della relazione. I capitoli che seguono descrivono le principali attivit` a svolte nella
progettazione dellamplicatore:
X il capitolo 1 riassume le valutazioni e le scelte principali che hanno portato alla denizione
del circuito implementato;
X il capitolo 2 ` e dedicato allanalisi del circuito e alla descrizione dei criteri di
dimensionamento dello stesso;
X il capitolo 3 riporta le misure sul prototipo realizzato dellamplicatore e descrive le
modiche apportate al circuito per un miglioramento delle prestazioni sulla base delle
misurazioni effettuate;
X lappendice A fornisce dei cenni sullargomento correzione derrore e propone un paio
di applicazioni della tecnica sul sistema progettato;
X lappendice B riporta una modellizzazione dellimpedenza termica di interfaccia tra due
superci. Si ritiene questa permetta di assumere un conveniente punto di vista per consi-
derazioni applicative in merito allassemblaggio dei dispositivi al ne della dissipazione
termica.
Capitolo 1
Studio e Denizione della Struttura
dellAmplicatore
Dalle speciche assegnate si pu` o comporre uno schema di massima del sistema da sviluppare,
come in gura 1. La corretta impostazione dello sviluppo dei vari blocchi dipende dalla co-
noscenza delle peculiarit` a dei dispositivi che saranno impiegati e da valutazioni riguardanti le
criticit` a relative alle possibili soluzioni.
Il capitolo riassume le valutazioni e le scelte principali che hanno portato alla denizione del
circuito implementato. Oggetto delle valutazioni sono le parti che caratterizzano lapplicazione
assegnata. Sono descritti i tipi di optoisolatori disponibili, la tecnica di comando dei diodi degli
optoisolatori, delle topologie di stadio di uscita nelle quali siano introducibili gli optoisolatori,
e il circuito atto al controllo della polarizzazione in classe AB dello stadio di uscita.
Le valutazioni che seguono lo studio conducono alla scelta della struttura del circuito e,
inne, allo schema elettrico.
1.1 Optoisolatori
Un optoisolatore, o fotoaccoppiatore, ` e un dispositivo a due porte che ottiene lisolamento tra
la parta di ingresso e quella di uscita mediante limpiego di radiazioni ottiche per trasferire il
segnale elettrico di ingresso alluscita.
I produttori propongono diversi tipi di optoisolatori. In gura 2 sono riportate le tipologie
considerate, e pi` u comuni, di dispositivi optoisolatori. Esse sono accomunate dalla presen-
za di un dispositivo emettitore, tipicamente un diodo LED GaAs/AlGaAs (semiconduttori che
permettono un band-gap diretto), e da un fotoricevitore, cio` e un fotodiodo o un fototransistor.
Invece le tipologie si distinguono per aspetti quali, ad esempio, la velocit` a di risposta, la ru-
Stadio di
ingresso
Buffer/Drive
Stadio
optoisolatore
Rete di
retroazione
+
-
Uscita Ingresso
Stadio di
uscita
M
o
l
t
.

Figura 1: Schema a blocchi iniziale
5
6
CAPITOLO 1. STUDIO E DEFINIZIONE DELLA STRUTTURA
DELLAMPLIFICATORE
(a) Uscita fotodiodo (b) Uscita fototransistor
(c) Uscita Darlington (d) Uscita fotodiodo e HS transistor
Figura 2: Tipologie di optoisolatori
morosit` a e il current transfer ratio (CTR), cio` e il rapporto tra la corrente di uscita e quella di
ingresso. Per i casi in oggetto si ha che:
(a) il componente di gura 2a offre le prestazioni migliori in termini di velocit` a di risposta e
di rumore; lo svantaggio pi` u importante ` e il basso rapporto tra la corrente fornita in uscita
rispetto a quella iniettata in ingresso, tipicamente attorno a 0.2% [20];
(b) il componente di gura 2b presenta un ricevitore a fototransistor, che offre il vantaggio di
un maggiore CTR, tipicamente attorno a 50%, e pi` u elevate correnti di uscita rispetto al
ricevitore a fotodiodo. Rispetto al precedente risulta pi ` u lento, tipicamente quattro ordini
di grandezza pi` u lento, e pi ` u rumoroso [20]. Alcuni componenti presentano laccesso
alla base del fototransistor, consentendo un miglioramento delle prestazioni in termini
di velocit` a (laccesso alla base permette il drenaggio da parte del circuito esterno delle
cariche in eccesso, altrimenti eliminate solo per ricombinazione), ma lo svantaggio di
una maggiore cifra di rumore complessiva. Il funzionamento normale del dispositivo si
ottiene operando il transistor di uscita in zona attiva;
(c) il componente di gura 2c, realizzando una congurazione Darlington in uscita, accentua
i vantaggi e gli svantaggi del precedente di gura 2b. Un potenziale ulteriore svantaggio ` e
il fatto che adeguate polarizzazioni delluscita richiedono una tensione maggiore rispetto
al caso precedente;
(d) la congurazione di gura 2d combina le congurazioni di gura 2a e gura 2b per-
mettendo di ottenere dispositivi di buone caratteristiche in termini di velocit` a, CTR e
di corrente disponibile in uscita; spesso i produttori specicano il transistor di uscita di
carattere High-Speed per marcare la differenza con il caso di gura 2b.
1.2 Stadio di drive degli optoisolatori 7
+
+
+
+
+
(a) Esempio di amplicatore non optoisolato
+
+
+
+
+
(b) Esempio di amplicatore optoisolato
Figura 3: Effetto dellimpiego di optoisolatori
Evidenizati i pregi e i difetti dei tipi di dispositivi disponibili per lisolamento ottico,
al ne della scelta della congurazione ottimale si riporta lattenzione sullapplicazione. Con
riferimento alle speciche assegnate, loptoisolatore dovr` a essere impiegato per il comando di
qualche dispositivo dello stadio di uscita, il pi` u vicino possibile alluscita dellamplicatore.
`
E ragionevole aspettarsi che i dispositivi di uscita, essendo dispositivi di potenza, richiedano
robusti segnali di pilotaggio. Di conseguenza si pu` o pensare che gli optoisolatori verranno im-
piegati per comandare la corrente di ingresso di BJT in congurazione Darlington, ad esempio,
e non direttamente il transistor nale di potenza. In ogni caso saranno necessarie correnti di
comando dellordine delle frazioni di milli ampere, le quali non sono erogabili dai dispositivi
di gura 2a. Si potrebbe pensare di preamplicare le correnti di uscita dai dispositivi del tipo di
gura 2a, tuttavia in questo modo si introducono, con elevata probabilit` a, complicazioni proget-
tuali o risultati non soddisfacenti. Daltra parte, si ritiene opportuno evitare la congurazione di
gura 2c data la lentezza e le necessit` a di polarizzazione che la caratterizzano. A questo punto,
anche a seguito della consultazione dei cataloghi dei produttori, tra le congurazioni di gura
2b e di gura 2d si sceglie la seconda poich e disponibile con prestazioni migliori e costo simile.
Motivo dimpiego degli optoisolatori. Nellambito dellamplicatore in oggetto limpiego di
optoisolatori permette di separare i circuiti di ingresso e di uscita della catena di amplicazione.
Ci` o riduce lentit` a di alcune interazioni indesiderate, sia tra le due parti, sia dellamplicatore
intero con lambiente esterno. Tale affermazione si rafgura nellesempio proposto in gura 3:
limpiego degli optoisolatori interrompe il circuito diretto di amplicazione ed elimina la ma-
glia evidenziata con il tratteggio rosso in gura 3a, che pu` o accoppiare segnali dallesterno o
irradiare quelli processati dallamplicatore.
1.2 Stadio di drive degli optoisolatori
Il ruolo del circuito di comando degli optoisolatori ` e quello di iniettare nei diodi LEDdi ingresso
una corrente che ` e funzione solo del segnale di comando v
F
.
Ponendo di impiegare una struttura simmetrica con due optoisolatori, per il comando si ` e
scelto il circuito in gura 4. Lelevato guadagno degli operazionali per frequenze inferiori alla
frequenza di taglio, permette di considerare il nodo del morsetto invertente a massa virtuale,
ovvero un nodo di somma per le correnti. Cos`, la connessione mediante la resistenza R
F
del-
lingresso v
F
e mediante la resistenza R
FQ
della tensione di alimentazione produce la seguente
8
CAPITOLO 1. STUDIO E DEFINIZIONE DELLA STRUTTURA
DELLAMPLIFICATORE

Figura 4: Circuito di drive degli optoisolatori


corrente attraverso i diodi LED:
i
F,p
=
1
R
F
v
F
+
1
R
FQ
V
S
, (1.1)
i
F,n
=
1
R
F
v
F
+
1
R
FQ
V
S
, (1.2)
che, a meno di un termine costante, ` e proporzionale al segnale di comando v
F
. Il termine pro-
porzionale funge da corrente di polarizzazione per gli optoisolatori, i quali non operano come
da speciche nellintorno di corrente i
F
nulla. Utilizzando lo stadio di gura 5 la corrente diffe-
renziale di comando dello stadio di uscita aumenta o diminuisce concordemente allandamento
della tensione v
F
.
Un vantaggio offerto dallimpiego di un operazionale per il comando di ogni diodo ` e il fatto
di poter disporre del nodo di somma delle correnti, cos` da poter gestire in modo indipendente
la componente di segnale dalla componente di polarizzazione.
Inne si osserva che la banda del circuito di drive ` e elevata, approssimativamente pari alla
frequenza a guadagno unitario delloperazionale, poich e questultimo ` e in congurazione a re-
troazione unitaria quando un diodo ` e acceso. I diodi D
L
garantiscono la presenza di un percorso
tra uscita e morsetto invertente, anche nelleventualit` a che il diodo D
E
venga contropolarizzato
e, se questo ` e il caso, limita la tensione di contropolarizzazione a valori sicuri per i LED degli
optoisolatori.
1.3 Stadio di uscita
Esistono diverse topologie di stadi di uscita, alcune si trovano descritte in testi quali i titoli [3]
e [18] della bibliograa, altre, diverse, sono suggerite dai manuali [2].
Qui, per la denizione della topologia, si ` e considerata la necessit` a di realizzare il comando
isolato dello stadio di uscita come indicato dalle speciche. Lobiettivo ` e quindi il comando
dello stadio di uscita impiegando dispositivi optoisolatori inseriti pi` u a valle possibile nella
catena di amplicazione, cio` e vicini ai nali di potenza.
Tenendo conto delle limitazioni dei dispositivi, le due topologie sulle quali ci si ` e
maggiormente soffermati sono quelle illustrate in gura 5.
Nella topologia di gura 5a gli optoisolatori operano in maniera opposta rispetto ai nali
di potenza. Essi sono comandati in modo complementare e a riposo sono entrambi percorsi
1.3 Stadio di uscita 9
(a) Current driven output stage (b) Voltage driven output stage
Figura 5: Stadi di uscita optoisolati
da una corrente di polarizzazione. Quindi, in risposta ad un segnale che tende ad aumentare
il segnale di uscita, loptoisolatore del ramo opposto rispetto a quello che deve aumentare la
corrente erogata alluscita, cio` e loptoisolatore del ramo negativo, aumenta la sua conducibilit` a
riducendo la tensione di comando del relativo transistor di uscita, cio` e Q
O,n
, mentre laltro
optoisolatore, cio` e quello del ramo positivo, riduce la sua conducibilit` a con leffetto di deviare
la corrente I
B
verso la base del relativo dispositivo di uscita, cio` e Q
O,p
. Si ha linverso nel caso
di riduzione della tensione di uscita.
La congurazione descritta presenta alcune caratteristiche non favorevoli. Uno svantaggio
` e la necessit` a di regolare la corrente di riposo che scorre negli optoisolatori. In particolare, nel
caso in cui la corrente di riposo degli optoisolatori non sia sufcientemente elevata, lo stadio
di uscita non pu` o erogare la massima corrente denita dalle speciche. Invece, se la corrente
di riposo che attraversa gli optoisolatori ` e eccessiva, allora esiste un intervallo del segnale di
comando degli optoisolatori nellintorno di zero entro il quale il movimento dellingresso non
causa il movimento delluscita. Un ulteriore svantaggio ` e il fatto che la tensione ai capi dello
stadio di uscita delloptoisolatore non pu` o essere costante poich e deve variare assieme al se-
gnale prodotto dallamplicatore ed il suo valore dipende dalla tensione tra base ed emettitore
dei transistor. Invece, il funzionamento lineare e ottimale del componente optoisolatore, in ter-
mini di invarianza del CTR e di velocit` a, avviene se tale tensione ` e sufcientemente elevata e
costante.
Passando a considerare la topologia di gura 5b, in questa gli optoisolatori sono disposti in
modo da realizzare, assieme ai generatori di corrente I
B
, dei generatori di corrente comandati dal
segnale di ingresso. I due optoisolatori sono comandati in modo complementare e a riposo en-
trambi possono essere percorsi da una corrente di polarizzazione. In termini di funzionamento,
la congurazione, in risposta ad un segnale che tende ad aumentare il segnale di uscita, aumenta
la corrente erogata dalloptoisolatore del ramo positivo e si riduce quella assorbita dal ramo ne-
gativo. (Viceversa per il caso di riduzione della tensione di uscita.) La conseguente differenza
di corrente si chiude nellimpedenza al nodo di ingresso dello stadio di uscita realizzando cos`
il comando in tensione per lingresso allo stadio inseguitore di emettitore.
Questa topologia presenta lo svantaggio, simile a quello evidenziato per il caso di gura 5a,
10
CAPITOLO 1. STUDIO E DEFINIZIONE DELLA STRUTTURA
DELLAMPLIFICATORE
di avere un modo di funzionamento dipendente dalle correnti di polarizzazione (come descritto
in maggior dettaglio nel paragrafo 2.1.1). Daltra parte, presenta alcuni vantaggi rispetto alla
congurazione precedente. Infatti nella congurazione di gura 5b in primo luogo ` e possibi-
le ssare la tensione ai capi della sezione di uscita delloptoisolatore al ne di ottimizzarne il
funzionamento, in secondo luogo le condizioni di polarizzazione, o il soddisfacimento di condi-
zioni sulla massima potenza dissipabile a riposo, qui non introducono limitazioni sulla massima
corrente che si pu` o scambiare al nodo di uscita dellamplicatore.
Per quanto esposto, fra le due topologie si ` e preferita quella di gura 5b.
Scelta dei dispositivi di uscita. Nella trattazione della sezione 1.1 si ` e proposto come esempio
limpiego di dispositivi BJT per realizzare lo stadio di uscita. Una alternativa potrebbero invece
essere dispositivi in tecnologia MOS [3]. Di seguito si valutano alcuni degli aspetti di cui si pu` o
tener conto al ne della scelta della tecnologia dei transistor, per valutarne la validit` a.
I dispositivi MOS rispetto ai BJT:
+ presentano guadagno di corrente continua innito, per effetto della struttura MOS, dal
gate;
- presentano tensione di soglia circa pari a 3.5V;
- presentano transconduttanza minore (circa 5 volte minore);
+/- presentano maggiore frequenza di taglio f
T
:
MOSFET: f
MOS
T
=
1
2
g
m
C
gs
+C
gd
+C
gb
, BJT: f
BJT
T
=
1
2
g
m
C

+C

, (1.3)
e tendenza a sviluppare oscillazioni in alta frequenza, a causa della struttura a celle del
dispositivo di potenza;
- sebbene siano noti come dispositivi a coefciente di temperatura negativo, evidenziando
un comportamento resistivo in zona triodo (R
DS
(ON)
aumenta allaumentare della tempe-
ratura), per basse correnti di uscita il coefciente di temperatura negativo della tensione
di soglia provoca, a tensione V
GS
costante, un aumento della corrente di drain a fronte di
un aumento della temperatura (ad esempio, il dispositivo NDF06N60Z 600V/5A presenta
V
GS
/T 4.8mV/

C @ I
D
= 2A);
+ non presentano il fenomeno del breakdown secondario;
- possono richiedere correnti di pilotaggio impulsive per effetto della capacit` a equivalente
di gate.
Lapplicazione in oggetto non richiede la gestione di elevate potenze, invece ` e necessario un
buon controllo del punto di lavoro dello stadio di uscita, per soddisfare la specica sulla massi-
ma dissipazione a riposo, ed ` e favorevole impiegare dispositivi con bassa tensione di soglia, per
non ridurre lestensione dellintervallo di tensioni ottenibili di uscita.
Tali motivi giusticano la preferenza verso dispositivi BJT piuttosto che MOSFET.
1.4 Moltiplicatore di V
BE
11
(a) (b) (c) (d)
Figura 6: Stadi moltiplicatore di V
BE
1.4 Moltiplicatore di V
BE
Un circuito moltiplicatore di V
BE
` e un regolatore di tensione di tipo shunt che ` e in grado di
generare una tensione proporzionale alla tensione v
BE
di uno o pi` u transistor impiegati nel
circuito.
Dalla letteratura si posso ricavare diverse topologie di moltiplicatore, che spaziano da con-
gurazioni semplici, come quelle riportate in [17], no ad arrivare a soluzioni pi ` u complesse,
come quelle descritte in [6], e riportate in appendice A, dove si utilizza il medesimo circuito
per effettuare una correzione derrore sul segnale duscita. Come prima analisi, si predilige lo
studio delle topologie elementari di gura 6, per le quali la complessit` a circuitale ` e ridotta ed ` e
possibile ottenere espressioni in forma chiusa al ne della loro ottimizzazione.
I circuiti di gura 6 sono accomunati dalla presenza di un primo ramo, composto dalle
resistenze R
1
e R
2
, che deniscono il fattore moltiplicativo, e da un secondo ramo nel quale
si trovano i transistor Q
1
e Q
2
, che forniscono la tensione v
BE
di riferimento. Indichiamo tali
transistor come transistor di riferimento, per il loro ruolo di denire la tensione di riferimento
a cui ` e proporzionale la tensione generata dal moltiplicatore.
Il principio di funzionamento del circuito si basa sul fatto che la corrente i
R
2
sulla resistenza
R
2
` e determinata unicamente dalla tensione v
BE
del transistor di riferimento (o dalla tensione
ai capi della serie delle giunzioni B-E, nel caso di pi` u transistor). Considerando trascurabile la
corrente assorbita in base ai transistor, la corrente i
R
2
corrisponde a quella sulla resistenza R
1
,
dando origine, ai capi del moltiplicatore di V
BE
, a una tensione che ` e combinazione lineare delle
v
BE
dei transistor di riferimento. La differenza tra corrente di polarizzazione I
B
e quella sulle
resistenze si richiude attraverso gli altri rami di cui ` e composto il moltiplicatore.
Supponendo che la corrente di polarizzazione I
B
sia costante, si ha che il transistor di ri-
ferimento ` e percorso da una corrente costante. Cos`, noto dalle caratteristiche v
BE
i
C
dei
BJT che la tensione v
BE
decresce al tasso di 2 2.5mV/

C, si ottiene che la tensione gene-


rata dal moltiplicatore decresce linearmente allaumentare della temperatura dei transistor di
riferimento.
La dipendenza descritta dalla temperatura ` e utilizzata per assicurare la stabilit` a termica dei
dispositivi di potenza, scongiurando il vericarsi del fenomeno di fuga termica, che tipicamente
12
CAPITOLO 1. STUDIO E DEFINIZIONE DELLA STRUTTURA
DELLAMPLIFICATORE
0
T/2
T
0 T/2 T
Ingresso
sinusoidale
Punto
operativo
Caratteristica di
trasferimento V-V
dispositivo di uscita
Regione di cutoff
dispositivo di uscita
Segnale
di uscita
Tempo
Tempo
Input
Output
AB
B
A
Figura 7: Andamenti qualitativi ingresso-uscita per la polarizzazione in classe AB. Per un confronto,
sono anche riportati gli eventuali punti di polarizzazione nelle classi A e B
ha effetti rovinosi sui dispositivi di uscita. Questo fenomeno viene innescato dalla dissipazione
di potenza nei transistor, la quale comporta un aumento della temperatura di giunzione, deter-
minando a sua volta un incremento della corrente di collettore e quindi della potenza dissipata.
Si evidenzia una retroazione rigenerativa che, se non gestita adeguatamente, porta alla rottura
dei dispositivi duscita. Ad alte temperature e alte correnti, la giunzione viene particolarmente
stressata poich e la corrente non si distribuisce uniformemente su tutta la supercie della giun-
zione, ma tende a concentrarsi nelle aree dove la resistenza risulta minore, cio` e la temperatura
maggiore, no a causare fusioni parziali del semiconduttore che compromettono il dispositivo.
Il fenomeno che si manifesta nel caso estremo ` e denominato breakdown secondario.
In questo senso il moltiplicatore di V
BE
pu` o presentare una valida soluzione alla polariz-
zazione degli stadi duscita di amplicatori in classe AB, per i quali il punto di lavoro dei
transistor ` e caratterizzato da una corrente di quiescenza non nulla, come illustrato nella gura
7. Accoppiando termicamente e in modo opportuno i transistor di riferimento con quelli du-
scita si pu` o introdurre una retroazione negativa nella catena dei fenomeni termici, poich e un
aumento della temperatura genera una diminuzione della tensione ai capi del moltiplicatore,
con conseguente diminuzione della tensione v
BE
dei transistor duscita che, se di entit` a supe-
riore al contributo della retroazione positiva, produce addirittura una sovracompensazione che
porta alla diminuzione della corrente di collettore.
Da queste considerazioni, il moltiplicatore di V
BE
pu` o essere rappresentato come un ge-
neratore di tensione V
BB
dipendente dalla temperatura al quale viene associata una resistenza
serie R
B
che tiene conto delle variazioni di tensione dovute alle variazioni della corrente di
polarizzazione I
B
, modello impiegato in gura 5.
Al ne della scelta della topologia del moltiplicatore, i parametri discriminanti sono la pos-
sibilit` a di regolare agevolmente la tensione di riposo, di regolare il suo gradiente rispetto
alla temperatura, di effettuare un sensing termico su tutti i dispositivi a rischio di fuga termica
e di disporre di resistenza serie R
B
bassa cos` che lo stadio duscita non venga sollecitato da
variazioni della corrente di polarizzazione del moltiplicatore.
Ispezionando gli schemi di gura 6 si possono trarre le seguenti conclusioni:
(a) il circuito di gura 6a non permette il sensing della temperatura di entrambi i dispositivi
1.5 Schema elettrico 13
duscita separatamente, costringendo, per una congurazione simmetrica, la collocazione
del sensing sul dissipatore. Laccoppiamento termico cos` realizzato potrebbe non ga-
rantire un tempo di risposta del sistema basato su moltiplicatore di V
BE
sufcientemente
rapido da proteggere i dispositivi nel caso peggiore (per il quale solo un ramo duscita ` e
in conduzione) a causa dalla elevata capacit` a termica del dissipatore. Oltretutto in questo
circuito non ` e possibile una regolazione indipendente del valore di tensione V
BB
dal suo
gradiente rispetto alla temperatura;
(b) rispetto alla precedente, nella topologia di gura 6b, la presenza dei due transistor di rife-
rimento, Q
1
e Q
2
, permette di gestire indipendentemente il sensing delle temperature dei
due dispositivi duscita. Questo tipo di circuito presenta comunque una resistenza serie
dellordine delle centinaia di ohm, il che potrebbe compromettere la polarizzazione dello
stadio di uscita nel caso si vericassero delle variazioni nella corrente di polarizzazione
I
B
. Anche questa congurazione non risolve la gestione separata tra la tensione V
BB
e il
suo gradiente rispetto alla temperatura;
(c) nel circuito di gura 6c, lunica differenza che si nota con lo schema di gura 6b ` e lesi-
stenza di un terzo ramo contenente un altro transistor, Q
3
, che non svolge per` o la funzione
di sensing n e di riferimento. Questa congurazione permette di gestire separatamente la
corrente di polarizzazione dei transistor Q
1
e Q
2
rispetto a Q
3
mediante la resistenza R
3
.
In questo modo ` e possibile creare un percorso alternativo alla corrente di polarizzazione
a pi ` u bassa impedenza e avere unamplicazione della reazione di Q
1
e Q
2
alle variazioni
di V
BB
, raggiungendo cos` una resistenza serie equivalente sulle decine di ohm;
(d) lultima congurazione, in gura 6d, offre tutti i vantaggi del circuito 6c, ma la presenza
del generatore di tensione V
D
introduce un grado di libert` a in pi ` u nella determinazione
delle resistenze, rendendo possibile la gestione separata della tensione V
BB
rispetto al suo
gradiente in temperatura.
Per quanto descritto, la scelta del circuito moltiplicatore di V
BE
ricade sulla congurazione
di gura 6d.
1.5 Schema elettrico
Alla luce delle valutazioni riassunte nei paragra precedenti, con il progetto del sistema
assegnato si ` e prodotto lo schema elettrico riportato in gura 8.
Nel circuito si distinguono le seguenti parti:
X stadio di ingresso, ha la funzione di ltrare i segnali forniti allingresso dellamplicatore
e di operare il controllo della tensione di uscita;
X stadio optoisolatori, ` e composto dalle sottoparti:
stadio di drive degli optoisolatori, ha la funzione di comandare i diodi LED degli
optoisolatori afnch e la corrente che li attraversa sia proporzionale al segnale di
comando v
F
;
stadio optoisolatore, realizza la separazione ottica chiesta dalle speciche;
stadio di polarizzazione e di buffering, permette la corretta polarizzazione dello sta-
dio di uscita degli optoisolatori e di realizzare un buffer per la corrente di uscita
degli optoisolatori;
14
CAPITOLO 1. STUDIO E DEFINIZIONE DELLA STRUTTURA
DELLAMPLIFICATORE
X stadio di polarizzazione dello stadio di uscita, costituito da un circuito moltiplicatore di
V
BE
, ha la funzione di mantenere la polarizzazione dello stadio di uscita in classe AB
anche a fronte di variazioni della temperatura operativa dei transistor di uscita;
X stadio di uscita, ha la funzione di amplicare in corrente il segnale fornito dallo stadio
optoisolatore per lalimentazione del carico collegato ai morsetti di uscita;
X rete di retroazione, ha la funzione di sentire la tensione di uscita v
OUT
, che ` e la grandezza
controllata dal sistema.
I componenti per i quali si ` e effettuata una ricerca specica sui cataloghi dei fornitori sono:
X gli optoisolatori, si sono scelti il tipo e il modello di dispositivi che dalla consultazione
dei cataloghi si sono presentati pi ` u adeguati allapplicazione, come descritto nella sezione
1.1;
X i transistor nali di potenza e i transistor di drive, per i quali si ` e vericato che le tensioni,
le correnti e le potenze massime che si possono levare durante il funzionamento fossero
inferiori ai valori massimi assoluti; nelle scelte si sono preferiti dispositivi per i quali
fosse disponibile una buona documentazione e indirizzata al tipo di applicazione lineare
in oggetto;
X il dissipatore, si ` e cercato un dissipatore di resistenza termica non superiore a
quella determinata in fase di dimensionamento, di forma adeguata al metodo di
prototipazione/assemblaggio adottato e di costo contenuto;
X gli amplicatori operazionali, si sono consultati alcuni databook, come, ad esempio, il
titolo [2] della bibliograa, al ne di individuare i dispositivi adatti allapplicazione in
termini di GBWP, correnti erogabili in uscita, range di tensioni di alimentazioni e di
uscita, slew-rate e rumore.
I componenti scelti sono indicati in tabella 1.1.
Il prossimo capitolo ` e dedicato allanalisi e al dimensionamento del circuito in gura 8.
Tabella 1.1: Principali componenti attivi scelti per il progetto
Componente Sigla
Optoisolatore HCNW4562
Transistor di potenza NPN/PNP MJE15030/MJE15031
Transistor di segnale (per il drive) NPN/PNP MPS8099/MPS8599
Amplicatore operazionale TL081
1.5 Schema elettrico 15

F
i
g
u
r
a
8
:
S
c
h
e
m
a
d
e
l
c
i
r
c
u
i
t
o
A
m
p
l
i

c
a
t
o
r
e
i
n
C
l
a
s
s
e
A
B
O
p
t
o
i
s
o
l
a
t
o
16
CAPITOLO 1. STUDIO E DEFINIZIONE DELLA STRUTTURA
DELLAMPLIFICATORE
Capitolo 2
Analisi e Primo Dimensionamento
Il capitolo ` e dedicato alla descrizione, al dimensionamento e allanalisi delle sezioni circuita-
li di cui lamplicatore in gura 8 ` e composto. Lanalisi ` e rivolta alla determinazione delle
relazioni utili al ne del progetto. Alcune analisi permettono di ricavare le formule da impie-
gare nella fase di dimensionamento del circuito, altre di ricavare delle relazioni che forniscono
dellinformazione utile allo steering delle scelte di progetto.
2.1 Stadio optoisolatori
In questa sezione si analizzano le relazioni tra i parametri che determinano il funzionamento e
le prestazioni dello stadio costituito dagli optoisolatori e dal circuito di comando dello stadio di
uscita. Il ne ` e quello di:
X determinare i valori delle resistenze R
FQ
di polarizzazione dei diodi LED degli
optoisolatori,
X determinare i valori delle resistenze R
F
mediante le quali viene costruito il segnale di
corrente che scorre attraverso i diodi LED,
X determinare i valori delle resistenze di polarizzazione R
B
che determinano la corren-
te di polarizzazione a riposo del moltiplicatore di V
BE
assieme allo stadio di comando
delluscita.
2.1.1 Dimensionamento resistenza di polarizzazione R
B
Deniamo I
BQ
la corrente di quiescenza che percorre il moltiplicatore di V
BE
. Mediante le
scelte di R
B
ed R
FQ
si intende imporre la corrente I
BQ
afnch e sia garantito il funzionamento
del moltiplicatore di V
BE
e ridotto limpatto sulla dissipazione in quiescenza
I
.
A tal ne si osserva che la corrente di polarizzazione del moltiplicatore di V
BE
si pu` o
scomporre nelle due componenti I
BQ,opto
e I
BQ,res
, cio` e:
I
BQ
= I
BQ,res
+I
BQ,opto
. (2.1)
Per una prima analisi si pu` o approssimare che lo stadio a base comune realizzato dai transi-
stor Q
C
presenti una resistenza di ingresso trascurabile. Questa approssimazione consente di
ricavare mediante un calcolo diretto le correnti I
BQ,res
e I
BQ,opto
:
I
BQ,res
=
V
Z
V
BE
Q
C
R
B
, (2.2)
17
18 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
I
BQ,opto
=CTR I
FQ
. (2.3)
Dalla equazione (2.2) si osserva che I
BQ,res
risulta ben determinata poich e dipende dal riferi-
mento di tensione V
Z
, da una tensione V
BE
e dalla resistenza R
B
; mentre dalla (2.3) risulta che
I
BQ,opto
non ` e ben determinata a causa della dipendenza dal parametro CTR, che ` e fortemente
variabile.
1
Data la topologia, risulta che ` e possibile ottenere il controllo su I
BQ
rendendo tra-
scurabile il contributo variabile I
BQ,opto
. In particolare si ` e scelto di assegnare lintera corrente
minima che garantisce il funzionamento del moltiplicatore di V
BE
alla componente poco va-
riabile I
BQ,res
, mentre assegnare a I
BQ,opto
una corrente che, anche se non ben determinata, sia
piccola rispetto a I
BQ
e abbia poco peso nel
I
.
2
Dimensionamento della resistenza R
B
Seguendo lapproccio descritto si ottiene subito lespressione della corrente I
BQ,res
e di
conseguenza il corrispondente valore di R
B
:
I
BQ,res
=
V
Z
V
BE
Q
C
R
B
= I
max
BQ
R
B
=
5V0.65V
1mA
4.35k R
B
= 4.7k .
(2.4)
Per quanto riguarda la corrente I
B,opto
nel seguito si valuta quale valore ` e conveniente
assegnare mediante unanalisi pi` u attenta del circuito.
2.1.2 Dimensionamento resistenza di polarizzazione R
FQ
.
Introdurre una corrente di polarizzazione costante nei diodi degli optoisolatori ` e necessario
per non avere dei buchi di amplicazione e forti variazioni delle prestazioni del componente
nel processamento di segnali ampi che occupano un range operativo per i
F
che comprende lo
zero. Tuttavia le speciche date sul massimo consumo a riposo rendono difcile garantire la
polarizzazione delloptoisolatore afnch e possa sempre lavorare ai piccoli segnali, cio` e con
correnti i
F
<< I
FQ
.
Un altro aspetto da evidenziare ` e che la corrente iniettata al nodo B ` e il contributo della
corrente del ramo positivo sommato al contributo del ramo negativo quando |i
F
| < |I
FQ
|, men-
tre ` e il contributo di uno solo dei due rami nel caso complementare. Di conseguenza emerge
una distorsione dovuta alla variazione del guadagno in funzione dellampiezza del segnale da
amplicare che ` e intrinseca nel modo di funzionamento del circuito, cio` e che permane anche se
i componenti fossero ideali.
Inoltre, se i componenti non fossero ideali, con la semplicazione di assumere il nodo B ad
alta impedenza, allora gli inevitabili sbilanciamenti tra i dispositivi del ramo positivo e negativo
portano, in presenza del controllo, ad uno sbilanciamento delle effettive correnti di polariz-
zazione I
FQ
, ora diverse per i due dispositivi, complicando il modo di denire le condizioni
da soddisfare per avere un funzionamento non affetto dal dimezzamento del guadagno appena
evidenziato.
Risulta quindi interessante comprendere gli effetti delle scelte di I
FQ
sui modi di funzio-
namento del circuito per valutare come e se ` e possibile ottenere un funzionamento che non
introduca distorsioni.
1
Il current transfer ratio di un optoisolatore standard pu` o variare da 80% a 600% del valore nominale (e.g.,
NEC PS2501-1), mentre optoisolatori pi` u accurati presentano una variazione da 80% a 120% del valore nominale
(e.g., Avago HCPL-4562).
2
[...] working on the trusty engineering principle that what cannot be controlled must be made irrelevant cit.
Douglas Self
2.1 Stadio optoisolatori 19
Figura 1: Regioni di funzionamento nel comando dei diodi LED
Analisi preliminare
Con lanalisi del circuito in oggetto, si giunge alla relazione:
i
F,eq
(v
F
) =
_
v
F
R
F
+I
FQ
_
(v
F
+I
FQ
R
F
) +
_
v
F
R
F
I
FQ
_
(v
F
+I
FQ
R
F
) (2.5)
dove i
F,eq
` e la corrente equivalente che scorrerebbe allingresso di un optoisolatore ideale bi-
polare e ` e il segnale gradino unitario. Per ispezione della (2.5) di osserva che nellintorno
di zero (|v
in
| < I
FQ
R
F
) il guadagno al piccolo segnale, se I
FQ
= 0, ` e doppio rispetto al caso
|v
in
| > I
FQ
R
F
. Tale comportamento ` e fonte di distorsione.
`
E possibile eliminare la dipendenza evidenziata del guadagno i
F,eq
/v
F
dal livello del segnale
v
F
ponendo:
{|v
F
(t)| < I
FQ
R
F
, t} EXOR {|v
F
(t)| > I
FQ
R
F
, t} . (2.6)
Da questo punto di vista ` e utile osservare che, in prima approssimazione, la massima cor-
rente fornita in uscita dallamplicatore ` e di 0.5A. Supponendo lo stadio Darlington di uscita
con guadagno di corrente (minimo) di
c
= 100 40 = 4000, si ha che la coppia di optoisolatori
devono fornire al nodo B uno sbilanciamento di corrente di circa I
max
out
/
c
= 125A, cio` e, sup-
posto di operare nella regione |v
F
| < I
FQ
R
F
, ciascuno deve variare la sua corrente di uscita di
65A.
Scelta della resistenza R
FQ
Nel primo tentativo di raggiungere la situazione corrispondente alla prima condizione della
(2.6) si impone un vincolo sulla massima variazione consentita della corrente I
B
. Si pone che
I
B
<3/2I
min
B
, cio` e che I
B
non aumenti, in alcuna condizione, pi ` u del 50% del suo valore minimo,
che corrisponde ad un margine di circa il 10% sulla massima corrente totale in quiescenza.
Questo modo di procedere concede anche del margine per garantire il corretto funzionamento
del moltiplicatore di V
BE
.
In questo modo si ha che:
I
BQ

_
1+
1
2
_
I
min
BQ
= I
BQ,res
+I
max
BQ,opto
, (2.7)
20 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
cio` e:
I
BQ,res
+CTR
max
I
FQ
|
CRT
max
=62%
=
3
2
I
min
BQ
I
FQ
=
1.5mA1mA
0.62
800A. (2.8)
Inne, considerando la tensione di alimentazione dello stadio di ingresso si ha:
R
FQ
=
V
S
I
FQ
=
12V
800A
= 15k R
FQ
= 15k . (2.9)
Con R
FQ
= 15k si pu` o calcolare il valore minimo della corrente I
B,opto
:
I
min
BQ,opto
= I
FQ
CTR
min
= 800A 0.19 = 152A. (2.10)
Quindi, con riferimento alla gura 1, si pu` o affermare che almeno in situazioni statiche la
regione operativa utilizzata ` e la 1 .
Effetti delle non simmetrie
I calcoli nora eseguiti suppongono gli optoisolatori identici. Il seguente procedimento consen-
te di tener conto del valore assoluto del CTR del singolo optoisolatore e della differenza tra i
CTR dei due optoisolatori.
Anzitutto deniamo le seguenti quantit` a:
X Current transfer ratio medio:
K =
CTR
P
+CTR
N
2
; (2.11)
X Rapporto tra i current transfer ratio degli optoisolatori:
=
CTR
P
CTR
N
. (2.12)
Dalle denizioni segue che:
CTR
P
=
2K
1+
, CTR
N
=
2K
1+
. (2.13)
La retroazione tende a far valere, nel range operativo di interesse, le seguenti:
_
I
BQ
+
V
F
R
F
_
CTR
P
=
_
I
BQ

V
F
R
F
_
CTR
N
,
V
F
R
F
=
1
1+
I
FQ
, (2.14)
e afnch e la regione operativa sia la 1 si deve avere che:
V
F
R
F

i
out

o
2K
< I
FQ

1
1+
I
FQ
+
i
out

o
2K
< I
FQ
, (2.15)
cio` e accade che:
I
FQ
max
_
|i
out
|
2
D

O
CTR
P
,
|i
out
|
2
D

O
CTR
N
_
(2.16)
ottenendo una condizione sul minimo valore di I
FQ
. Il caso peggiore, per il quale la corrente I
FQ
che soddisfa la (2.15) ` e massima, si verica con massima non simmetria tra i due optoisolatori
e massima corrente di uscita. In questa situazione la corrente a riposo sul diodo delloptoi-
solatore con maggior CTR risulta ridotta rispetto al valore teorico di I
FQ
che si ha in assenza
di mismatch, e si riduce ulteriormente in condizioni di carico che portano ad un aumento di
corrente per loptoisolatore del ramo opposto, con minor CTR.
Numericamente, con il valore I
FQ
= 800A determinato precedentemente porta a lavorare
nella regione 1 per correnti di uscita non superiori a 1.15A, considerando CTR
min
= 0.18,
CTR
max
= 1.125 e = 6.25.
2.1 Stadio optoisolatori 21
2.1.3 Dimensionamento resistenza di segnale R
F
La scelta del valore della resistenza R
F
determina il guadagno al piccolo segnale v
b
/v
f
e, assie-
me al limite imposto dalla saturazione degli operazionali, un limite sullo slew rate ottenibile al
punto B.
In particolare, sia il guadagno al piccolo segnale rispetto al punto F sia lo slew rate al nodo
B sono inversamente proporzionali al valore della resistenza R
F
, infatti:
v
out
v
in
=
1
R
F
G
in
(s)CRT(s)
R
BB
1+sR
BB
C
BB
G
o
(s), (2.17)
dove:
X G
in
` e la funzione di trasferimento tra il segnale di ingresso v
in
ed il segnale presente al
punto F;
X CRT ` e la funzione di trasferimento tra la corrente i
f
e la corrente i
b
iniettata al nodo B;
X R
BB
` e la resistenza equivalente verso massa vista dal nodo B;
X C
BB
` e la capacit` a equivalente verso massa vista dal nodo B;
X G
o
` e la funzione di trasferimento v
out
/v
b
tra lingresso e luscita dello stadio di potenza
(per semplicit` a 1).
Lo slew rate massimo al nodo B, indicato con SR
B
, rappresenta la massima velocit` a con
cui pu` o variare la tensione al nodo B. Quindi, afnch e una sinusoide in banda e di ampiezza
nominale non generi distorsione, tale parametro deve essere maggiore o uguale alla derivata
della sinusoide calcolata al passaggio per lo zero, cio` e:
SR
B
max
tR
_
dv
B
(t)
dt
_
= max
tR
{A sin(t)} = A
max

max
, (2.18)
Dal punto di vista elettrico per il punto B si pu` o scrivere:
i
C
B
(t) =C
B

dv
C
B
(t)
dt
, (2.19)
quindi la condizione espressa dalla (2.18) e losservazione (2.19) implicano la seguente
condizione sul valore di corrente massimo da iniettare dal punto B:
i
max
C
B
C
B
A
max

max
. (2.20)
Lequazione (2.20), perch e si traduca in una condizione numerica da impiegare nel dimen-
sionamento, necessita di una stima del valore della capacit` a equivalente al punto B. Invece i
valori di frequenza ed ampiezza sono dati dalle speciche.
Le componenti di C
B
possono essere individuate nelle seguenti:
X capacit` a di uscita, una capacit` a collegata in uscita ` e in prima approssimazione riportata al
nodo B divisa per il guadagno di corrente dello stadio Darlington;
X capacit` a parassite dei transistor collegati al nodo B, sono le capacit` a delle giunzioni base-
emettitore (prevalentemente capacit` a di diffusione che aumenta allaumentare della cor-
rente di base) e base-collettore (prevalentemente capacit` a di giunzione, che diminuisce
allaumentare della polarizzazione inversa della giunzione collettore-base) del transistor;
22 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
X capacit` a parassite verso massa dei componenti, sono le capacit` a dovute alla struttura sica
dei componenti e al layout.
Tra le varie componenti elencate la prevalente ` e quella dovuta alle capacit` a di giunzione dei
transistor direttamente collegati al nodo B e alle capacit` a parassite. Con i modelli proposti nella
successiva sezione 2.2 si giunge alla stima C
B
20pF. Data la non criticit` a degli effetti di una
sovrastima controllata del parametro, si sceglie di introdurre del margine considerando invece
C
B
= 100pF. Questo al ne di compensare le differenze rispetto alla realt` a introdotte dalle
approssimazioni dellanalisi e di evitare di perturbare il funzionamento del circuito quando in
fase di test si collegheranno al punto B terminali per il prelievo del segnale, come le sonde
delloscilloscopio.
Dalla scelta adottata risulta una corrente massima di drive delluscita di:
i
max
B
= 100pF 30V 2 50kHz = 943A, (2.21)
cio` e una corrente massima di almeno 1mA, a cui corrisponde un valore minimo della corrente
massima di drive del diodo LED delloptoisolatore di:
i
max
F
=
i
max
B
CTR
min
=
1mA
0.19
= 5.26mA. (2.22)
Considerando limpiego di amplicatori operazionali TL081, le schede tecniche specicano un
tipico output swing di 12V se alimentati con V
S
= 15V. Supponendo la riduzione di tensione
pari a V
sat
=3V, indipendentemente dalla tensione di alimentazione, allora si ha che la minima
tra le tensioni massime di uscita delloperazionale ` e pari a:
min{v
max
F
} =V
S
V
sat
= 12V3V = 9V. (2.23)
In questa condizione per soddisfare la (2.22) si deve avere:
min{v
max
F
}
R
F
= i
max
F
, (2.24)
quindi risulta che:
R
B
=
9V
5.26mA
1.71k R
F
= 1.5k . (2.25)
Rimane ora da vericare se nella situazione che si ` e denita il dispositivo opera ancora entro il
range operativo consentito.
Il minimo valore I
Max
F(avg)
ricavato dai fogli tecnici dei dispositivi considerati ` e 12mA, quindi
con il dimensionamento effettuato il dispositivo opera in ogni caso con correnti di ingresso I
F
non pericolose. Veriche analoghe vanno effettuate anche per la conseguente massima corrente
di uscita e la potenza dissipata:
I
max
B,opto
= I
max
F
CTR
max
=
12V
1.5k
0.62 5mA < 8mA = min
Dispositivi
_
I
Max
B,opto
_
(2.26)
per la potenza di uscita, dato che i valori assoluti massimi di corrente e tensione sono soddisfatti,
si potrebbe considerare la quantit` a:
P
max
opto

t+
t
i
opto
(x) v
opto
(x)dx, (2.27)
con opportuno, funzione della resistenza termica verso lambiente del dispositivo e della
sua capacit` a termica, ma nel caso in esame ` e rispettata anche la pi` u stringente:
P
max
opto
I
max
B
opto
V
max
CE
opto
= 5mA (5V0.65V) = 21.75mWP
Max
opto
= 45mW, (2.28)
quindi i valori calcolati si possono ritenere opportuni per un primo dimensionamento dello
stadio.
2.1 Stadio optoisolatori 23
2.1.4 Diodi zener D
Z,p
e D
Z,n
Per i diodi Zener D
Z
si deve individuare il valore di tensione e la corrente di polarizzazione.
La tensione V
Z
` e impiegata per la polarizzazione delluscita dei componenti optoisolatori.
In seguito alla consultazione dei fogli tecnici, si intende alimentare lo stadio di uscita dellop-
toisolatore alla tensione pi ` u elevata possibile, in modo da migliorare le condizioni di lavoro del
relativo transistor di uscita e fotodiodo rivelatore.
La corrente di polarizzazione I
DZ
viene scelta per il corretto funzionamento del diodo. Na-
turalmente, tale corrente di polarizzazione inuenza anche altri aspetti del circuito complessivo,
che per` o non verranno considerati nel dettaglio.
Scelta della tensione V
Z
La KVL della maglia che comprende il diodo Zener e luscita si ha:
V
max
out
..
24V
+V
D(on)
. .
1V
+ 2V
BE
..
2 0.7V
+V
CE(sat)
. .
0.3V
+ V
Z
..
V
Z
V
BE
..
0.65V
= V
A
..
30V
V
Z
= 4.61V, (2.29)
` e la massimo valore assegnabile a V
Z
. Valori maggiori di tensione porterebbero il regolatore
a non funzionare in modo corretto quando lamplicatore opera con segnali sufcientemente
ampi, perch e si osserverebbe un aumento della resistenza differenziale del diodo ed una cattiva
polarizzazione delluscita degli optoisolatori.
Si sceglie il componente LM4040AIZ-4.1, che presenta V
Z
= 4.1V .
Scelta della corrente di polarizzazione I
DZ
I fogli tecnici dei dispositivi LM4040AIZ-4.1 scelti, indicano una corrente minima di catodo
per garantire il funzionamento di 73A. Per la scelta della resistenza R
ZQ
si deve tener conto
della seguente relazione:
R
ZQ
<
V
A
V
Z
I
Min
Z
+i
max
B
/
min
Q
C
=
30V4.1V
73A+5mA/100
210k R
ZQ
= 56k , (2.30)
che polarizza il diodo con una corrente di circa 450A.
Si ritiene opportuno inserire in parallelo al diodo zener una capacit` a al ne di ridurre lim-
pedenza equivalente del generatore di tensione che il diodo realizza. Mantenere tale impedenza
di uscita contenuta porta il vantaggio di ridurre il carico per il circuito di uscita del componente
optoaccoppiatore, che nel circuito opera come generatore di corrente. I fogli tecnici mostrano
landamento della impedenza di uscita in funzione della frequenza, evidenziando che senza la
capacit` a C
Z
limpedenza di uscita del riferimento di tensione cresce al crescere della frequenza,
come illustrato nella gura 2.
Nella gura ` e riportato landamento dellimpedenza complessiva del riferimento di tensione
Z
Z
in parallelo alla capacit` a C
Z
= 1F, e si pu` o affermare che con il valore di polarizzazione
scelto e con tale scelta di C
Z
` e possibile mantenere limpedenza al di sotto di circa 10. Si
osserva inne che non ` e conveniente aumentare molto al di sopra di tale valore la capacit` a nel
tentativo di ridurre ulteriormente limpedenza di uscita.
Questultima affermazione si giustica considerando la gura 3, che rappresenta la parte di
circuito impiegato per liniezione della corrente di segnale erogata dagli optoisolatori. La gura
riporta anche il corrispondente schema di principio ai piccoli segnali, nel quale ` e indicata con
R
x
la resistenza di base del transistor Q
C
che realizza lo stadio amplicatore a base comune.
24 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO

IR = IRMIN + 100 A
V
R
= 5V
2.5V
100 1k 10k 100k 1M
FREQUENCY (Hz)
C
L
= 1F
TANTALUM
X
CL
1k
100
10
1
0.1
I
M
P
E
D
A
N
C
E

(

)
T
J
= 25 C, I
R
= 0.1 I
R
CL = 0
(a) senza capacit` a di bypass collegata in
parallelo

I
R
= 1mA
T
J
= 25 C, I
R
= I
R
C
L
= 0
C
L
= 1F
TANTALUM
V
R
= 5V
2.5V
1k
100
10
1
0.1
100 1k 10k 100k 1M
FREQUENCY (Hz)
I
M
P
E
D
A
N
C
E

(

)
(b) con capacit` a di bypass collegata in
parallelo
Figura 2: Andamento del modulo dellimpedenza di uscita del riferimento di tensione V
Z
Il ne del circuito ` e quello di presentare una impedenza di ingresso R
m
pi` u bassa possibile per
non caricare luscita delloptoisolatore e di fare in modo che la corrente di uscita i
out
segua la
corrente di ingresso i
m
estratta dalloptoisolatore.
Il calcolo della impedenza di ingresso R
m
porta al seguente risultato:
R
m
=
v
m
i
m
=
_
_
_
_
r
C
+R
b
r
C
g
mC

1+
R
out
r
oC
1+
r
C
+R
b
r
oC
g
mC
r
C
_
_
_
_
//(R
b
+r
C
)//R
B
, (2.31)
mentre il calcolo del guadagno di corrente i
out
/i
m
:
i
out
i
m
=
i
out
(1+
P
) i
s
=
_
1
R
m
R
B

R
m
R
b
+r
C
_
, (2.32)
dove R
b
` e la resistenza vista dalla base del transistor Q
C
. Ci` o implica che, per ridurre
ulteriormente e in maniera efcace la quantit` a R
m
, ` e necessario ridurre anche i contributi
Figura 3: Schematizzazioni del circuito di buffer della corrente in uscita dai moduli optoisolatori
2.2 Stadio di uscita 25
R
x
5, ssa poich e determinata dalle caratteristiche siche del dispositivo, ma soprattut-
to r

=/g
m
2.5k, che per` o ` e determinata dal punto operativo scelto sulla base di altre
considerazioni di maggiore priorit` a, e dal guadagno del transistor.
Prima di procedere oltre, si osserva che dalle (2.31) e (2.32) si possono ricavare altre
relazioni di particolare interesse. Queste sono:
X lespressione del current transfer ratio effettivo misurato sul circuito, denito come:
CTR(s)|
s=0
=
i
b
i
f

s=0
= K
tr
CTR
nom.

i
b
i
s
, (2.33)
dove K
tr
` e un parametro che vale 1 oppure 2 a seconda del modo di funzionamento del
circuito, come ` e descritto in 2.1.2,
X lespressione che lega la corrente iniettata al nodo B, ingresso di tensione dello stadio di
uscita, alla tensione al nodo F ai piccoli segnali:
i
out
v
f
=
K
tr
R
F
CRT
nom.

i
out
i
s
. (2.34)
Inne si sottolinea che per ottenere stime corrette dalle relazioni precedenti ` e necessario
tenere conto delle resistenze di uscita nite dei transistor. Inoltre si deve tener conto che il
current transfer ratio ` e dichiarato dai datasheet pari a 0.45 con riferimento ad un particolare
circuito di test, ma ` e rilevato pari a circa 0.49 con uscita in cortocircuito, 0.45 con carico di
uscita di 48 e 0.26 con uscita in circuito aperto. Si osserva la caratteristica vantaggiosa di
avere CRT effettivi elevati per elevate correnti richieste in uscita, o per basse impedenze al nodo
B.
2.2 Stadio di uscita
Le analisi condotte relativamente allo stadio di uscita sono dirette a caratterizzare il comporta-
mento dello stadio in termini di risposta in frequenza e in termini di distorsione. Tali analisi
hanno dato la possibilit` a di determinare il criterio con cui dimensionare i componenti dello
stadio di uscita e individuarne il corretto punto di lavoro.
2.2.1 Caratteristica ingresso-uscita: scelta delle correnti in quiescenza
Lo stadio EF in esame tipicamente presenta della distorsione di crossover. La distorsione ` e
dovuta al fatto che correnti positive in uscita sono prevalentemente fornite dal ramo positivo,
viceversa, correnti negative sono fornite dal ramo negativo. In questo modo nellintorno di
corrente di uscita nulla si ha il contributo di entrambi i transistor, per basse correnti di uscita
si ha il contributo di un solo transistor poco acceso e per elevate correnti di uscita si ha il
contributo di un transistor acceso. Il passaggio di stato dei transistor inuenza la caratteristica
di trasferimento dello stadio di uscita.
Il circuito di polarizzazione realizzato mediante il moltiplicatore di V
BE
ha il ne di denire
una corrente di polarizzazione tale da mantenere costante, per quanto possibile, il guadagno in
tensione v
OUT
/v
B
dello stadio al passaggio per lo zero. In gura 4 sono schematizzati le tipiche
conseguenze della scelta della corrente di polarizzazione.
26 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
input
o
u
t
p
u
t
(a)
input
o
u
t
p
u
t
(b)
input
o
u
t
p
u
t
(c)
Figura 4: Condizioni di polarizzazione. Nellordine gli effetti di: scarsa, ottimale ed eccessiva corrente
di polarizzazione
Uno strumento che pu` o essere impiegato per ottenere una stima dellinuenza del livello di
corrente di polarizzazione sulla linearit` a dello stadio di uscita ` e lanalisi del guadagno ai piccoli
segnali. La gura 5 mostra leffetto della corrente di polarizzazione su tale guadagno.
Pi ` u in particolare, essendo il guadagno ai piccoli segnali v
out
/v
b
la derivata del segnale di
uscita rispetto al segnale di ingresso, dallinformazione ottenuta dallo studio ` e possibile indivi-
duare un metodo per determinare un opportuno valore di corrente di polarizzazione che renda
il pi ` u possibile costante il guadagno v
OUT
/v
B
. Inoltre, cos` facendo, il metodo pu` o essere even-
tualmente implementato al calcolatore per conoscere particolari risultati numerici, essendo note
dallanalisi ai piccoli segnali le relazioni tra il guadagno ed il punto di lavoro dei transistor.
Lapplicazione del procedimento al caso in esame risulta utile in quanto, sebbene nota la
corrente totale dissipabile in quiescenza dallo stadio di uscita,
3
` e incognita la porzione di cor-
rente da impiegare per la polarizzazione dei transistor Q
D
di driver e dei transistor nali di
potenza Q
O
.
Per i motivi indicati si ` e seguito quanto descritto al ne di risolvere lindeterminazione sulle
correnti di polarizzazione dello stadio di uscita. In particolare, sono state calcolate le funzioni
di trasferimento di interesse in regime quasi statico:
X resistenza di ingresso dello stadio di uscita:
r
in
=
1+(g
m1
+g
m3
) r
3
//r
1
+r
le
_
r
1
2
+g
m2
+r
1
4
+g
m4
_
(1+(g
m1
+g
m3
) r
1
//r
3
) +
r
1
//r
3
r
2
//r
4
1/r
4
+1/r
2
,
(2.35)
dove r
le
= R
E
+R

L
, denendo R

L
= 2R
L
nel caso di funzionamento parallelo o R

L
= R
L
nel caso di funzionamento singolo. Nellipotesi valga
1
,
2
>> 1 e lo stadio sia
simmetrico, cio` e r
1
= r
3
e r
2
= r
4
, la (2.35) si pu` o semplicare nella seguente:
r
in
=
r
1
+
1
r
2
+
1
r
2
g
m2
r
le
2
. (2.36)
X guadagno ai piccoli segnali dello stadio di uscita:
v
out
v
in
=
r
le
r
in
_
1+

1
+
3
2
_
(1+(g
m2
+g
m4
) r
2
//r
4
)
r
l
r
l
+r
e
/2
, (2.37)
3
La corrente in quiescenza dallo stadio di uscita ` e quella che produce una dissipazione a riposo dello stadio che
soddisfa, in modo stretto, il requisito sulla dissipazione di potenza a riposo diminuito della dissipazione a riposo
necessaria per la polarizzazione delle altre parti del circuito.
2.2 Stadio di uscita 27
Time
300ms 350ms 400ms 450ms 500ms 550ms 600ms 650ms 700ms
d(V(VOUT))/(48)
0.4000
0.6000
0.8000
1.0000
0.2306
Figura 5: Guadagno ai piccoli segnali dello stadio di uscita al variare delle condizioni di polarizzazione
che si semplica, sempre sotto le ipotesi del punto precedente, nella:
v
out
v
in
=
R

L
g
m1
g
m2

2
g
m2
+g
m1

2
+r
le
g
m1
g
m2

2
. (2.38)
Successivamente, chiamate:
I
Q
la corrente in quiescenza totale assorbita dallo stadio di uscita,
I
O,Q
= I
Q
I
D,Q
la corrente assorbita dai transistor nali e
I
D,Q
= (1I
O,Q
/I
Q
)I
Q
la corrente assorbita dai transistor di drive,
si ` e calcolato:
X il guadagno ai piccoli segnali dello stadio nellintorno di tensione di uscita nulla, con
un carico resistivo tale che assorba la corrente nominale quando in uscita si misura la
tensione nominale, e
X il guadagno ai piccoli segnali dello stadio quando la corrente assorbita dal carico ` e quella
nominale.
Quindi si ` e calcolato il valore di distorsione armonica totale che si misura alluscita di un am-
plicatore avente per ingresso una sinusoide di ampiezza nominale e la cui caratteristica statica
` e composta sulla base dellapprossimazione illustrata in gura 6. Il procedimento, iterato pi` u
28 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
Time
200ms 300ms 400ms 500ms 600ms 700ms 800ms
V(VOUT) V(E3:4,VBB-)
-2.50V
0V
2.50V
-3.84V
4.85V
Andamento ideale
Andamento eettivo
Andamento aprossimato
O
u
t
p
u
t

V
o
l
t
a
g
e
Spezzamenti
Figura 6: Modello del comportamento dello stadio di uscita
volte sulla ripartizione delle correnti di polarizzazione, permette di ottenere landamento della
distorsione armonica totale in funzione del rapporto di ripartizione delle correnti.
4
I risultati del calcolo sono riportati in gura 7a e consentono di ottenere la stima voluta del
rapporto delle correnti. Scegliendo la ripartizione di corrente che introduce il livello minore di
distorsione si ha:
I
O,Q
2.3mA, I
D,Q
250A. (2.39)
I risultati evidenziano che nella scelta delle correnti la situazione che minimizza la distor-
sione in uscita nel caso esaminato ` e caratterizzata da una bassa corrente di polarizzazione dei
transistor di drive, per poter assegnare una pi` u alta corrente allo stadio di uscita.
La gura 7 propone il confronto dei risultati ottenuti dallanalisi semplicata, che si basa
sulla soluzione del circuito ai piccoli segnali dello stadio di uscita, con i risultati ottenuti da una
simulazione SPICE in transitorio del circuito riportato in gura 8, le cui istanze di componenti
sono inizializzati coi modelli dei transistor impiegati nel progetto, reperibili dal sito del produt-
tore. Il sistema di gura 8 impiega un circuito che effettua di calcolo della polarizzazione in
quiescenza che, per lidealit` a dellambiente simulato, pu` o essere poi specchiata sullo stadio di
uscita. Allo stadio di uscita ` e applicato un segnale di ingresso con lampiezza nominale di 24V
e di frequenza 1Hz, per riprodurre la situazione quasi statica considerata nellanalisi sulla carta.
Alcuni andamenti interessanti al ne dello studio sono riportati in gura 9.
La corretta applicazione al caso in esame del metodo descritto ha tenuto conto che i diodi di
feedforward manifestano la loro caratteristica non lineare nel processo analizzato. Si sono qui
considerati due metodi per riprodurre gli effetti di tale aspetto.
4
Si vuole evidenziare, per` o, che per determinare quanto ` e necessario e sufciente per eseguire il dimensiona-
mento (i.e., il rapporto ottimo tra le correnti di polarizzazione dei transistor Q
D
e Q
O
) ` e possibile limitare il calcolo
alla determinazione del rapporto di correnti a cui corrisponde il massimo valore del guadagno ai piccoli segnali
nellintorno di zero, situazione a cui si associa anche la riduzione dellintervallo compreso tra gli spezzamenti (con
riferimento alla gura 6).
2.2 Stadio di uscita 29
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
1.6
1.7
1.8
1.9
2
2.1
2.2
2.3
2.4
2.5
2.6
(a) thd calcolato
1.6
1.7
1.8
1.9
2
2.1
2.2
2.3
2.4
2.5
2.6
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
(b) thd simulato
Figura 7: Andamenti rilevati di distorsione armonica totale
Un modo ` e quello di considerare i diodi spenti per il calcolo del guadagno ai piccoli segnali
nellintorno dello zero, e i diodi accesi per il calcolo del guadagno ad elevate correnti.
Per il come determinare il punto di spezzamento tra il funzionamento a basse correnti
ed il funzionamento ad alte correnti si osserva che, in prima approssimazione, i diodi si
accendono quando la tensione ai loro capi ` e pari alla tensione V
D
(ON)
. Quindi ` e possibile
stimare la posizione del punto di spezzamento in corrispondenza alla tensione di ingresso
dello stadio di uscita tale che luscita calcolata in regime di basse correnti sia tale da
produrre una corrente di uscita che provoca una caduta di tensione ai capi della resistenza
R
E
pari alle tensione V
D
(ON)
, cio` e si assume il vericarsi dello spezzamento a:
v
OUT
tale che
v
OUT
R
L
R
E
=V
D
(ON)
, (2.40)
nella consapevolezza daver introdotto una approssimazione, per il fatto che non ` e sempre
vero che tutta la corrente in uscita ` e fornita da uno solo dei due rami allaccensione del
diodo; tuttavia questo modo di procedere consente di tener conto in modo approssimato
della variazione di guadagno dello stadio e della diversa estensione della zona a guadagno
ridotto nellintorno di zero.
Unaltra via percorribile per tenere conto della componente di distorsione introdotta dai diodi
impiega le (2.37) e (2.35) relative al circuito lineare e considera il parallelo delle resi-
stenze R
E
con i relativi diodi equivalente ad un resistore di valore pari al rapporto tra le
ampiezze della componente fondamentale del segnale di tensione rispetto alla componen-
te fondamentale del segnale di corrente che si misurano ai capi e attraverso il parallelo.
Si ha cos` la possibilit` a di stimare come risponde rispetto alla fondamentale del segna-
le in ingresso il circuito non lineare, perch e nel circuito lineare equivalente mantengono
validit` a le analisi precedentemente effettuate, e.g., le equazioni (2.35) e (2.37). Lintro-
duzione delleffetto distorcente presente nel circuito non lineare lo si pu` o introdurre nel
modello con il generatore di tensione v
n
in serie alla resistenza R
eq
, come in gura 11.
3
0
C
A
P
I
T
O
L
O
2
.
A
N
A
L
I
S
I
E
P
R
I
M
O
D
I
M
E
N
S
I
O
N
A
M
E
N
T
O
Vbb+
r+
r-
Vbb-
Vv
Vi
Vbb+
Vbb-
r+
r-
Vv
Vi
vout
0
0
0
0 0
0
0
0
V
-
+
+
-
E4
E
GAIN = 1e6
R6
100
R4
48
Q1
Q2N3904
D4
D1N4007
D3
D1N4007
V5
FREQ = 1
VAMPL = 24
VOFF = 0
AC =
Q3
Q2N3904
+
-
H1
H
GAIN = 1
-
+
+
-
E2
E
GAIN = 1e6
IN1
IN2 OUT
R1
100
Q4
Q2N3904
V3
30V
-
+
+
-
E1
E
GAIN = 1
Q8
Q2N3906
-
+
+
-
E3
E
GAIN = 1 R5
100
V1
30V
D1
D1N4007 D2
D1N4007
IN+
IN-
OUT+
OUT-
E5
(V(%IN+)/V(%IN-))
EVALUE
+
-
H2
H
GAIN = 1
V2
2.5m
R3
48
Q2
Q2N3904
R2
100
Q5
Q2N3906
+
-
H3
H
GAIN = 1
I1
1m
Q6
Q2N3906
Q7
Q2N3906
Figura 8: Circuito per la denizione del circuito di polarizzazione
2.2 Stadio di uscita 31
A1:(518.295m,-249.283m) A2:(481.550m,-247.221m) DIFF(A):(36.744m,-2.0617m)
Time
400ms 420ms 440ms 460ms 480ms 500ms 520ms 540ms 560ms 580ms 600ms
d(V(VOUT))/48 (IE(Q4)+2.25e-3)/I(R4) (IE(Q6)-2.25e-3)/I(R4) V(V4:+,VBB-)/10 V(D2:1,VOUT)
-1.0
-0.5
0
0.5
1.0
Porzione di corrente sul
carico che fornita dal
ramo positivo
Tensione ai capi della
resistenza Re da 100 ohm
Guadagno ai piccoli
segnali dello stadio di uscita
Porzione di corrente sul
carico che fornita dal
ramo negativo
Tensione di ingresso
Figura 9: Andamenti delle grandezze elettriche del circuito di gura 8 per la determinazione della
corrente di polarizzazione ottima
Nel caso considerato la trasformazione consente cos` di determinare la distorsione ar-
monica, ponendo il valore della resistenza R
E
di emettitore pari a R
eq
e introducendo la
distorsione dovuta al comportamento non lineare del diodo mediante il generatore v
n
, che
si riporta in uscita secondo il coefciente:
v
out
v
n
=
R
out
R
in
+R
out
1, se R
in
/R
out
0. (2.41)
Per quanto riguarda le caratteristiche da assegnare a v
n
, ricordando che si ` e interessati
al calcolo di valori di THD, ci si pu` o limitare a determinare il suo valore efcace. Ap-
prossimando la forma donda della tensione misurata ai capi del parallelo R
E
-diodo di
feedforward a onda quadra di ampiezza pari alla tensione in conduzione diretta V
F
del
diodo, come in gura 10, si ricavano i valori di resistenza equivalente R
eq
e di valore
efcace di v
n
nel seguente modo:
R
eq
=
V
F
4

A
r
load
, (2.42)
v
n,e f f
=

V
2
F

_
V
F

2
4

_
2
(2.43)
Nella prova effettuata per il confronto si ` e assunta lalimentazione del carico da parte di
un solo ramo quando pi` u di met` a della corrente di uscita ` e fornita da un solo dei due rami.
In corrispondenza a questo passaggio ` e stato misurato il valore V
F
= 0.63V.
32 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
1
0.5
0
0.5
1
Andamento approssimato
Andamento eettivo
Figura 10: Approssimazione impiegata per il calcolo di v
n
del modello di gura 11
Inne la distorsione armonica totale viene calcolata come somma della distorsione
determinata con il generatore v
n
spento e delleffetto di v
n
sulluscita, perci` o:
THD
v
n,ON
=

_
_
THD
v
n,OFF
V
out

2
_
2
+v
2
n,e f f
_
V
out

2
_
2
. (2.44)
I due metodi descritti portano a risultati uguali dal punto di vista della determinazione della
corrente ottima di polarizzazione dei transistor dello stadio di uscita, mentre per quanto riguarda
la stima quantitativa della distorsione introdotta i due metodi risultano simili.
Risultati delle analisi. Dalle analisi condotte ` e risultato che, avendo a disposizione una cor-
rente totale di 2.5mA, polarizzando i transistor Q
1
e Q
3
con una corrente di circa 250A e i
transistor di uscita Q
2
e Q
4
con una corrente di 2.25mA si ottiene il minimo di distorsione per
lo stadio di uscita.
Per avere I
D,Q
250A ` e sufciente assegnare alla resistenza R
P
il valore di:
R
P
=
V
BB
2V
BE,O
I
D,Q
5.6k, (2.45)
mentre per poter ottenere I
Q,O
= 2.25mA si agisce sulla resistenza variabile predisposta allo
scopo del moltiplicatore di V
BE
.
Figura 11: Equivalenze impiegate nello studio della distorsione introdotta dai diodi D
O
2.2 Stadio di uscita 33
Note:
X Il metodo permette di determinare quale sia la ripartizione delle correnti tra il ramo dei
transistor di drive ed il ramo dei transistor di uscita per avere la massima piattezza della
caratteristica di trasferimento. Esso fornisce risultati corretti anche nel caso in cui i diodi
di feedforward vengano ignorati, poich e lintroduzione di questi porta solamente ad una
riduzione del guadagno dello stadio di uscita nellintorno di zero. Lintroduzione dei diodi
non modica la pendenza della caratteristica ad elevate correnti, invece la modica per
basse correnti per effetto del partitore dovuto alla resistenza R
E
. Nellintorno di corrente
di uscita nulla il guadagno si pu` o trovare sostituendo R
E
+2R
L
a R
L
(i rami P ed N si
possono considerare in parallelo). Per alte correnti il gaudagno ` e quello che si ha con
R
E
nullo e assenza di diodo. In questo modo si trovano le effettive pendenze. Il punto
di cambio di pendenza corrisponde alla corrente di uscita tale da portare in conduzione il
diodo di feedforward. La tensione sul diodo ` e circa i
o
R
E
, dunque si verica laccensione
quando la tensione di uscita raggiunge il livello v
D
(ON)
R
L
/R
E
.
Leffetto distorcente ` e introdotto dal fatto daver impiegato due circuiti lineari per
determinare il funzionamento del circuito complessivo.
X Il fenomeno denominato g
m
-doubling [3], [18], ` e leffetto della conduzione simultanea
nellintorno dello zero dei due rami dello stadio di uscita. Un ramo contribuisce allali-
mentazione del carico no a che la tensione che vuole imporre allemettitore del transi-
stor nale ` e superiore alla tensione di uscita, altrimenti il transistor nale risulta spento.
Nellintorno di zero, con resistenza non nulla tra emettitore e carico, ` e possibile che si
verichi la condizione di g
m
-doubling. La conduzione simultanea dei rami P ed N ridu-
ce la resistenza di uscita dello stadio ponendo in parallelo i due rami e aumentandone il
guadagno ai piccoli segnali. Si imputa tale effetto alla corrente di polarizzazione a riposo
dello stadio di uscita perch e ` e questa che, se scelta opportunamente, pu` o essere ridotta
quando i rami conducono simultaneamente per compensare leffetto prodotto dalle resi-
stenze di emettitore. Da questo punto di vista si pu` o considerare il fenomeno g
m
doubling
provocato da una non sufciente riduzione del g
m
dei transistor dello stadio nellintorno
di zero, pi` u che un suo valore eccessivo.
X Secondo la condizione di Oliver [14], [3], il valore ottimo di corrente per la polarizzazione
dei transistor nali di potenza, in termini di distorsione, si verica quando V
R
E
26mV.
Tale condizione si pu` o ritrovare in modo semplice impiegando la (2.38) nel caso della
congurazione non Darlington (il caso della congurazione Darlington ` e analogo e porta
al medesimo risultato). Cercando la condizione per la quale il guadagno in tensione al
piccolo segnale dello stadio di uscita per basse correnti sia uguale al guadagno di tensione
alle alte correnti, si riesce nella:
g
m
R
L
1+g
m
R
E
+g
m
R
L

Alte correnti
=
2g
m
R
L
1+g
m
R
E
+2g
m
R
L

Basse correnti
. (2.46)
Ponendo g
m
= I
O,Q
/V
T
alle basse correnti e g
m
>> 1 alle alte correnti la (2.46) si pu` o
approssimare nella:
R
L
R
E
+R
L
=
2g
m
R
L
1+g
m
(R
E
+2R
L
)
, (2.47)
dalla quale, riarrangiando e ponendo I
O,Q
=V
R
E
/R
E
, si giunge alla condizione:
V
R
E
=V
T
26mA. (2.48)
34 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
2.2.2 Comportamento in frequenza
Qualora lo stadio di uscita sia compreso nellanello di retroazione il suo comportamento in
frequenza inuenza la stabilit` a dellamplicatore. Risulta quindi di interesse capire quali siano
le componenti che determinano la risposta in frequenza dello stadio di uscita afnch e si possa
agire sul circuito, se possibile, per migliorane le prestazioni.
A tal ne ` e anzitutto opportuno individuare i principali elementi capacitivi presenti nel cir-
cuito, che sono le capacit` a C

e C

dei transistor dello stadio di drive e di quello di uscita e le


capacit` a parassite associate al layout, indicate con C
parass
. La gura 12 evidenzia le componenti
capacitive di interesse. (Per semplicit` a si trascura la resistenza di emettitore R
E
.)
Figura 12: Capacit` a che interessano lo stadio di uscita
Se nello schema i transistor vengono sostituiti dal proprio modello ai piccoli segnali si ot-
tiene un circuito lineare al quale ` e possibile applicare il metodo delle costanti di tempo per
determinare come le capacit` a individuate pesino sulla risposta in frequenza dello stadio.
Si osserva che il circuito ai piccoli segnali, valutato per correnti in uscita non troppo basse, si
pu` o considerare costituito solo dal ramo attraversato da maggiore corrente, mentre laltro ramo
pu` o essere considerato non connesso al circuito in studio. Questo perch e il ramo spento ` e
formato da transistor con elevate resistenze e basse capacit` a, come ` e evidenziato dalle relazioni
riportate nel seguito. Invece, per il circuito ai piccoli segnali valutato a basse correnti in uscita
si ` e ritenuto ragionevole adottare lapprossimazione che i rami P ed N siano simmetrici e che
contribuiscano in modo uguale alla corrente di uscita, in questo modo il circuito presenta una
simmetria che permette, anche in questo caso, di considerare nellanalisi uno solo dei due rami.
A questo punto, dalla rappresentazione di gura 12 si distinguono i gruppi di capacit` a che
formano la rete ridotta:
X C
BB
=C
parass
,C
CB
Q
C,p
,C
CB
Q
C,n
,C
CB
Q
1
,C
CB
Q
3
connesse in parallelo;
X C
EB,d
=C
EB
Q
1
,C
EB
Q
3
connesse in parallelo;
2.2 Stadio di uscita 35
X C
EB,o
=C
EB
Q
2
,C
EB
Q
4
connesse in parallelo;
X C
CB,o
=C
CB
Q
2
,C
CB
Q
4
connesse in parallelo;
X C
L
connessa in uscita.
Nei paragra che seguono vengono stimate quantitativamente le principali componenti
capacitive e le impedenze viste.
Lo studio fa emergere che il ne per il quale le stime vengono svolte, cio` e stimare qual-
che parametro della risposta in frequenza dello stadio, ` e difcilmente raggiungibile senza le
informazioni provenienti da misure effettuate sul circuito reale.
Capacit` a connesse al nodo B. Le capacit` a connesse al nodo B vedono una impedenza che
` e quella di uscita riportata al nodo B, tenendo conto del guadagno in corrente dello stadio di
uscita, in parallelo alla resistenza di uscita al piccolo segnale r
o
dei transistor Q
C
:
r
o
r
o
Q
C

_
_
_
1+
g
m
Q
C
R
B
1+
g
m
Q
C
R
B

Q
C
_
_
_
100k
_
_
_
_
_
_
_
1+
1mA
25mV
4.5k
1+
1mA
25mA
4.5k
100
_
_
_
_
_
_
_
6.5M, (2.49)
dove si ` e considerato il guadagno di corrente tipico indicato dai datasheet di 100 e calcolata
la resistenza di uscita al piccolo segnale come: r
o
=V
A
/I
C
, con V
A
la tensione di Early e I
C
la
corrente di polarizzazione dei transistor in esame. Tale resistenza si pu` o considerare costante
dato che in regime stazionario la corrente i
B
ha una componente di piccolo segnale piccola
rispetto alla corrente I
B
1mA di polarizzazione.
Quindi la resistenza vista al nodo B senza leffetto di carico dello stadio di uscita ` e la
seguente:
R
0B
= r
o
/2 = 3.25M. (2.50)
Mentre la resistenza totale vista dal nodo B ` e la seguente:
R
B
= R
0B
//(r

D
+r

O
(
D
+1) +R
L
(
D
+1) (
O
+1)) , (2.51)
La stima del valore di C
BB
, capacit` a totale connessa al nodo B verso massa si pu` o ottenere
valutandone i vari contributi:
X Le capacit` a tra collettore e base dei transistor di segnale assumono un andamento che ` e
funzione della tensione al nodo B. Noto la relazione approssimata della capacit` a ai capi
di una giunzione pn inversamente polarizzata:
C
CB

C
j0
_
1
V
BC
V
0
_
MJC
, (2.52)
e i coefcienti di pertinenza ricavati dei modelli forniti dai costruttori, si pu` o cal-
colare la curva riportata in gura 13, la quale evidenzia come il valore C
BB
sia
funzione del punto operativo del circuito. La capacit` a nel caso di massimo ` e
C
CB
Q
C,p
+C
CB
Q
C,n
+C
CB
Q
1
+C
CB
Q
3
16pF, nel caso di minimo ` e 9pF.
36 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
25 20 15 10 5 0 5 10 15 20 25
0.9
1
1.1
1.2
1.3
1.4
1.5
1.6
x 10
11
Figura 13: Andamento della componente della capacit` a equivalente vista al nodo B dovuta alle capacit` a
di giunzione dei transistor
X Se necessario ` e anche possibile stimare la capacit` a parassita dovuta ai collegamenti: si
supponga di impiegare per le interconnessioni delle piste di larghezza 2mme di lunghezza
totale di circa 10cm. Nel caso peggiore, che considera la pista stesa su una faccia del
circuito stampato su base FR4 e affacciata nello strato opposto, distante circa 2mm, ad
un eventuale piano di massa, si ha una capacit` a parassita di circa:
C
parass
=
r

0

S
d
= 8.854 10
14
Fcm
1
4.7
10cm 0.2cm
0.2cm
4pF. (2.53)
Si pu` o quindi stimare la capacit` a massima e minima al nodo B rispettivamente pari a 20pF
e a 13pF.
Capacit` a connesse ai nodi interni e al nodo di uscita. Le resistenze viste dalle capacit` a
connesse ai nodi interni dello stadio di uscita risultano esprimibili nel seguente modo:
X Resistenze viste dalle capacit` a emettitore-base dei transistor di drive Q
1
e Q
3
:
R
C
EB
D
r

D
, (2.54)
X Resistenze viste dalle capacit` a emettitore-base dei transistor nali di potenza Q
2
e Q
4
:
R
C
EB
O
=
_
2R
0B

D
+2R
L
_
1
1+2g
m
O
R
L
+
2R
0B
r

D
, (2.55)
X Resistenze viste dalle capacit` a collettore-base dei transistor nali di potenza Q
2
e Q
4
:
R
C
CB
O
=
_
r

D
+2R
0B
1+
D
_
//(r

O
+2R
L
(
O
+1)) , (2.56)
2.3 Stadio di ingresso e compensazione 37
X Resistenza vista dalle capacit` a connesse al nodo di uscita:
R
out
= R
L
//
_
R
0B
+r

D
+(1+
D
) r

O
_
, (2.57)
La stima adottata per i valori delle capacit` a C
EB
considerate ` e:
C
EB
=
F
g
m
, (2.58)
che presenta grande variabilit` a data la dipendenza dal valore di corrente i
C
dei transistor con-
siderati, che pu` o variare dal valore della corrente in quiescenza no al massimo valore della
corrente assorbita in uscita, le quali, per le speciche imposte, differiscono di circa due ordini
di grandezza.
A questo punto si prova anche ad introdurre lipotesi dessere nella situazione di polo
dominante per lo stadio di uscita, potendo cos` calcolare:

PD
=

i
_
C
EB
i
R
C
EB
i
+C
CB
i
R
C
CB
i
+C
L
R
out
+C
parass
R
B
_
, (2.59)
che, alla luce delle relazioni riportate, risulta essere fortemente dipendente dal guadagno di
corrente dei transistor, dal carico collegato in uscita, dalla corrente di collettore dei transistor
e dalla tensione di uscita.
In sede di analisi sono state vericate le relazioni trovate e si sono calcolati i valori del-
la banda passante dello stadio di uscita comandato in corrente. I valori ottenuti adottando i
parametri riportati in tabella 2.1 si aggirano attorno ai 100kHz.
Tabella 2.1: Parametri impiegati per la stima delle capacit` a dello stadio di uscita
Tr. ref. C
j0
V
0
MJC
F
V
T
i
C
(F) (V) (s) (V) (A)
Q
1
& Q
3
14.2 10
12
0.75 0.56 5.91 10
10
150 25 10
3
2.75 10
3
Q
2
& Q
4
2.41 10
9
0.4 0.36 1.61 10
9
100 25 10
3
250 10
3
2.3 Stadio di ingresso e compensazione
Lamplicatore presenta uno stadio di ingresso basato su amplicatore operazionale.
Lamplicatore operazionale comanda gli stadi a valle del circuito in funzione del segnale
errore tra lingresso v
IN
e luscita v
OUT
, e agevola la compensazione dellamplicatore mediante
una opportuna rete passiva. Inne, i suoi ingressi ad alta impedenza, consentono linserzione di
un ltro di ingresso del primo ordine evitando effetti di carico.
I seguenti paragra sono dedicati, nellordine, allo sviluppo degli argomenti sulla
compensazione in frequenza del sistema e sul dimensionamento del ltro di ingresso.
38 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
2.3.1 Compensazione dellamplicatore
Lamplicatore in oggetto ` e provvisto di un ciclo di regolazione della tensione di uscita. Come
si pu` o osservare dallo schema in gura 8, percorrendo lanello si trovano diversi stadi in cascata:
stadio di ingresso, stadio di drive, stadio optoisolatore, stadio di ingresso dello stadio di uscita,
stadio di uscita e rete di retroazione.
Tipicamente ogni stadio contribuisce in alta frequenza nella funzione di trasferimento com-
plessiva dellanello con dei poli.
`
E quindi evidente la necessit` a di preoccuparsi della stabilit` a
del sistema ad anello chiuso, in una qualche fase del progetto.
Nelle prime fasi del progetto si ` e voluto affrontare largomento a partire dalle informazioni
ricavabili dai modelli, dallanalisi dei circuiti e dai parametri dichiarati dai produttoridei compo-
nenti. Avanzate delle ipotesi sulla dinamica del sistema si sono studiate alcune rispettive solu-
zioni. Dalla prova ` e emersa la difcolt` a di individuare delle buone stime del comportamento del
sistema da compensare, ovvero linefcienza ed inefcacia di questo modo di procedere. (Un
esempio a proposito ` e descritto nel paragrafo 2.2.2.) Si ` e perci` o deciso di subordinare la pro-
gettazione della compensazione dellamplicatore alla disponibilit` a di tali stime. Lesperienza
ha suggerito la seguente procedura:
1. acquisizione di opportune misure sul processo;
2. analisi dei dati rilevati, stime e progetto dei modelli;
3. individuazione del metodo di compensazione;
4. sintesi del metodo di compensazione;
5. dimensionamento del circuito.
Le misure sul processo sono quelle riportate in tabella 3.1, sezione 3.1. Lanalisi di queste
ha permesso di individuare la stima della posizione dei poli della parte di circuito tra luscita
v
OUT
e il nodo v
F
. Una buona stima del comportamento della rimanente parte dellanello ` e
invece nota anche senza effettuare delle misure sui circuiti essendo costituita da amplicatori
operazionali, i cui datasheet forniscono sufcienti informazioni, e reti passive RC.
Le informazioni acquisite portano a formulare un modello del sistema secondo il quale nel
processo da controllare:
la funzione di trasferimento della parte di circuito che comprende lo stadio di drive,
stadio optoisolatore, stadio di ingresso dello stadio di uscita e stadio di uscita si
presenta composta da un polo a 37kHz dovuto ai componenti optoisolatori, un se-
condo polo a 227kHz dovuto allo stadio di ingresso dello stadio di uscita e un polo a
3MHz introdotto dagli operazionali che comandano i diodi LED degli optoisolatori
(TL081 in congurazione voltage follower).
Sulla base di questo modello ` e ora possibile dimensionare la rete di retroazione e il circuito
di ingresso.
Individuazione del metodo di compensazione
In gura 14 ` e schematizzata la funzione di trasferimento del processo da controllare. Sono
rappresentati il polo introdotto dallamplicatore operazionale di ingresso e i due poli presenti in
v
f
/v
out
. Il metodo graco pu` o facilitare lindividuazione del metodo di compensazione cercato.
2.3 Stadio di ingresso e compensazione 39
0
20
40
60
80
100
120
140
1 10 100 1 k 10 k 100 k 1 M
1.18 M
25.4 dB
f (Hz) log
mag
(dB)
Figura 14: Diagramma di Bode del modulo del guadagno danello dellamplicatore
40 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
Figura 15: Modello dellamplicatore per la compensazione in frequenza
Per la compensazione nel caso in esame si osserva che ` e possibile ottenere un rapporto di
apertura e di chiusura di 20 dB nellintersezione di T
0
con cancellando il polo
2
= 227kHz,
traslando la curva del guadagno danello verso il basso di 25.4 dB e dimensionando la rete
di retroazione afnch` e presenti la fdt ad azione anticipatrice composta dallo zero
z,
e il
polo
p,
(lead compensation). Cos` facendo, dal graco risulta una frequenza di crossover

c
= 2300krad/s ed un margine di fase di circa:

M
arctan
_

c

z,
_
arctan
_

c

p,
_
= 55

. (2.60)
Sintesi e dimensionamento della compensazione
Un modo di sintesi della compensazione descritta ` e riportato in gura 15. I componenti
R
2
, C
3
, R
1
formano la rete anticipatrice, i componenti C
5
, R
5
permettono la cancellazione del
polo
2
, mentre la capacit` a C
4
` e stata aggiunta poich` e consente di regolare la dinamica del
sistema dallosservazione del comportamento del circuito reale.
Non considerando la capacit` a C
4
, il dimensionamento della rete pu` o avvenire individuando
i valori dei componenti C
3
e R
5
dalle relazioni:
v

v
x
=
R
1
R
1
+R
2
1+sC
3
R
2
1+sC
3
R
2
//R
2
, (2.61)
2.3 Stadio di ingresso e compensazione 41
e:
v
f
v
out,OPAMP
=
R
F
/2
R
5
+R
F
/2
1+sC
5
R
5
1+sC
5
R
5
//(R
F
/2)
. (2.62)
Si ottiene C
3
= 200pF e R
5
= 12k . Il risultato di tale compensazione secondo il modello
di gura 15(a) e i parametri stimati dalle misure o dai fogli tecnici, ` e riportato in gura 16.
Considerando ora la capacit` a C
4
, se ne determina analiticamente il contributo nel circuito
attraverso lequivalente mostrato in gura 15(b) e calcolando lespressione dellimpedenza di
ingresso Z
in
(s) vista dal morsetto invertente delloperazionale.
Assumendo:
A(s) =
A
A
1+s
A
, (2.63)
cio` e A
A
il guadagno DC dellamplicatore operazionale e
A
la relativa costante di tempo, sotto
lipotesi 1 << A
A
e considerando pulsazioni tali che 1+s
A
s
A
, risulta:
Z
in
(s)

A
C
4
A
A
_
1+s

A
A
A
_ =
1
C
4

t
(1+s/
t
)
=
Z
in0
(1+s
Z
)
, (2.64)
mentre la funzione di trasferimento complessiva dellanello diviene:
T(s) =
A
A
1+s
A
1
1+
R
2
R
1
//Z
in0
(1+sC
3
R
2
)
_
_
_
_
1+s
R
2
(C
3
+C
4
)
1+
R
2
R
1
//Z
in0
_
_
_
_
. (2.65)
Lequazione (2.65) esplicita leffetto della capacit` a C
4
: la capacit` a riduce il modulo del gua-
dagno danello senza modicarne la fase in bassa frequenza e modica il polo in alta frequenza.
Nel caso in esame si osserva che anche piccoli valori di C
4
permettono di ottenere signicativi
fattori 1+R
2
/(R
1
//Z
in0
). In particolare sar` a C
4
<<C
3
, dunque la topologia permette di trarre
vantaggio dellanticipo di fase introdotto dal polo in 1/(C
3
R
2
) e di modicare, con una ridu-
zione, solo il modulo del guadagno danello. Si pu` o quindi affermare che la capacit` a C
4
offra
il grado di libert` a, quasi indipendente, di poter, modicando il suo valore, regolare laltezza del
modulo del guadagno danello afnch` e si possa ottenere la situazione di gura 14 nel circuito
reale.
Il graco del guadagno danello T con:
C
4
= 68pF , (2.66)
individuato agendo sul prototipo, ` e riportato in gura 17. La rappresentazione ` e quella che si
ha impiegando il modello di gura 15 e i parametri stimati dalle misure o dai fogli tecnici.
2.3.2 Filtro di ingresso
In gura 8, il gruppo di componenti R
i,1
, R
i,2
e C
i
ha il ruolo di ltrare lo spettro dei se-
gnali in ingresso allamplicatore. Limportanza del ltrare lo spettro dei segnali elaborati
dallamplicatore
Naturlamente, lamplicatore in oggetto ha una banda nita e, quando le sue non linearit` a
sono trascurabili, ` e, in effetti, di per s e un ltro. Lutilit` a del ltrare i segnali in ingresso allam-
plicatore ` e quella di ristringere la classe dei segnali che ne inducono un comportamento non
42 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
200
150
100
50
0
50
100
M
a
g
n
i
t
u
d
e

(
d
B
)
10
1
10
0
10
1
10
2
10
3
10
4
10
5
10
6
10
7
10
8
450
360
270
180
90
0
P
h
a
s
e

(
d
e
g
)
Gm = 13.7 dB (at 1.06e+06 Hz) , Pm = 54.1 deg (at 3.19e+05 Hz)
Frequency (Hz)
Figura 16: Bode plot guadagno danello compensato parzialmente con C
4
= 0
200
150
100
50
0
50
100
M
a
g
n
i
t
u
d
e

(
d
B
)
10
1
10
0
10
1
10
2
10
3
10
4
10
5
10
6
10
7
10
8
450
360
270
180
90
0
P
h
a
s
e

(
d
e
g
)
Gm = 20.6 dB (at 1.25e+06 Hz) , Pm = 62.9 deg (at 1.68e+05 Hz)
Frequency (Hz)
Figura 17: Bode plot guadagno danello compensato con C
4
= 68pF
2.4 Mantenimento in SOA dello stadio di uscita 43
lineare. Un esempio banale, formalmente, ` e il tipo di sollecitazione impiegato nel paragrafo
3.2.1 per la rilevazione delle caratteristiche dellamplicatore in termini di slew-rate. In quella
sede dalle misure sperimentali si dimostra che con la presenza del ltro di ingresso lamplica-
tore ` e in grado di operare in modo conforme alle speciche e libero da slew-rate per qualsiasi
segnale coerente alle speciche, in particolare per tutti i segnali di intensit` a inferiore a 24V.
Altri casi nei quali si apprezza lutilit` a del ltro sono quelli dei segnali ingresso v
IN
che presen-
tano componenti ad abbastanza alta frequenza da causare la saturazione dello stadio di ingresso
delloperazionale. In questi casi leffetto beneco del ltro di ingresso ` e di ridurre lampiezza
del segnale applicato ai morsetti delloperazionale, eliminando o ritardando linnesco della non
linearit` a.
Unultima funzione del gruppo R
i,1
, R
i,2
e C
i
` e quella determinare il segnale v
IN
pari a zero
quando lingresso dellamplicatore ` e non connesso.
Dimensionamento del ltro di ingresso
Al ne del dimensionamento dei componenti R
i,1
, R
i,2
e C
i
si ` e ssata la frequenza di taglio del
ltro e il minimo valore di impedenza di ingresso dellamplicatore. Si ` e scelto:
f
t,in
= 60kHz, |Z
in
|
min
= 1k. (2.67)
Il vincolo |Z
in
|
min
= 1k impone R
i,1
= 1k .
Volendo rendere leffetto del partitore (R
i,1
, R
i,2
) trascurabile si deve avere R
i,2
>> R
i,1
. Si
sceglie R
i,2
= 100k , che introduce un errore di quasi 1% sul guadagno DC dellamplica-
tore. Essendo lingresso delloperazionale in esame in tecnologia FET la corrente di ingres-
so risulta quasi nulla rendendo il valore scelto per R
i,2
basso a sufcienza per imporre zero
allingresso delloperazionale.
Inne, dalla relazione:
2 f
t,in
=
1
C
i
R
i,1
//R
i,2
, (2.68)
si individua il valore della capacit` a C
i
. Il valore commerciale scelto ` e C
i
= 3.3nF .
2.4 Mantenimento in SOA dello stadio di uscita
La parte di un amplicatore maggiormente stressata dal punto di vista elettrico e termico ` e
lo stadio di uscita, avendo la funzione di alimentare il carico interfacciandosi con la sorgente
esterna di energia (le barre di alimentazione dello stadio stesso) e modulandola opportunamente.
`
E necessario preoccuparsi in fase di progetto di tali aspetti elettrici e termici per garantire il
funzionamento e lafdabilit` a del sistema, i quali si ottengono operando i componenti di cui ` e
composto lo stadio in safe operating area (SOA).
Un esempio generale di SOA ` e proposto in gura 18a, mentre in gura 18b ` e riportata la
SOA dei transistor nali di potenza scelti.
44 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
10
1
Current
Limit
Thermal
Limit
RBSOA
Limit
Breakdown
Limit
Thermal
Limit
10
0
10
-1
10
-2
10
0
10
1
10
2
10
2
COLLECTOR-EMITTER VOLTAGE (VOLTS)
C
O
L
L
E
C
T
O
R

C
U
R
R
E
N
T

(
A
M
P
)
Current
Limit
RBSOA
Limit
Breakdown
Limit
(a) Tipica SOA di un transistor bipolare
20
2.0
V
CE , COLLECTOR-EMITTER VOLTAGE (VOLTS)
16
10
0.02
20 120
I
C
,

C
O
L
L
E
C
T
O
R

C
U
R
R
E
N
T

(
A
M
P
)
dc
BONDING WIRE LIMITED
THERMALLY LIMITED
SECOND BREAKDOWN
LIMITED @ T
C
= 25 C
100 s
0 5 1 0 1 0 . 5
1.0
50
0.1 MJE15028
MJE15029
MJE15030
MJE15031
5 ms
(b) SOA dei transistor impiegati
Figura 18: Safe Operating Area
Il ne di garantire che lo stadio di uscita dellamplicatore operi in un punto non pericoloso
dello spazio V I t lo si ` e voluto raggiungere controllando le seguenti grandezze:
5
1. tensione massima ai terminali dei transistor,
2. corrente massima ai terminali dei transistor,
3. temperatura dello stadio di uscita.
Nel seguito si descrive come i tre aspetti siano stati considerati nel progetto.
2.4.1 Tensione massima ai terminali dei transistor
Si osserva che il modulo della tensione massima ai capi dei transistor nali, nel circuito in esa-
me, non pu` o superare in modulo 2 |V
A
|. Pi` u precisamente, la situazione pi` u gravosa si verica
quando v
OUT
=24V, a cui corrisponde la situazione di massimo stress per il ramo dei transi-
stor NPN, oppure v
OUT
= +24V, a cui corrisponde al situazione di massimo stress per il ramo
dei transistor PNP. Poich e i criteri di scelta dei transistor hanno tenuto conto di tale aspetto,
scegliendo transistor che presentano tensione di breakdown superiore a 60V per Q
1
, Q
2
, Q
3
e
Q
4
, non sono ora necessarie ulteriori considerazioni per mantenere in SOA lo stadio nale.
2.4.2 Corrente massima ai terminali dei transistor
Per quanto riguarda la corrente di uscita, se non interviene un apposito circuito di limite o la
rottura dei dispositivi, essa ` e rappresentabile dalla relazione:
i
OUT
(t) =
v
OUT
(t)
R
L
, (2.69)
poich e non ` e ben denito un controllo sul carico e sui segnali di ingresso forniti dallesterno
anche la corrente di uscita risulta non controllata.
5
Con grandezza controllata si intende che il campo di valori che la grandezza assume ` e denito dalle speciche
o in fase di progetto, oppure ` e limitato dallintervento di circuiti preposti.
2.4 Mantenimento in SOA dello stadio di uscita 45
30
20
10
0
10
20
30
0
0.2
0.4
0.6
0.8
0
5
10
15
20
25
X: 25
Y: 0.6031
Z: 15.08
2
4
6
8
10
12
14
16
18
20
22
Figura 19: Graco potenza dissipata dai transistor nali di potenza dello stadio di uscita
Per il controllo di tale aspetto si ` e predisposto il circuito per il limite di corrente, formato
dai componenti Q
S
, R
S
, R
BS
, che interviene nel caso in cui i
OUT
> I
LIM
. Scegliendo:
I
LIM
I
max
OUT
R
S
= 1 , (2.70)
la corrente di uscita viene limitata ad assumere valori massimi nellintorno di
V
BE
(on)
/R
S
0.6A, mantenendo cos` limitate le correnti erogabili in uscita dallamplicatore
a valori ben inferiori ai limiti imposti dalle SOA dei dispositivi (I
Max
C
= 8Arms, per Q
3
e Q
4
),
anche nel caso di cortocircuito in uscita.
2.4.3 Temperatura dei transistor dello stadio di uscita
La temperatura dei transistor di uscita dipende dalla potenza dissipata dallo stadio di uscita, dai
parametri del sistema di smaltimento del calore e dalla temperatura dellambiente operativo.
Per la scelta della tecnica di smaltimento del calore deve essere anzitutto individuata una stima
della massima potenza dissipata in calore dai transistor di uscita.
A tal ne si osserva che le speciche impongono una massima corrente di uscita e la banda
dellamplicatore, senza fornire ulteriori dettagli sul carico. Poich e la variazione di tempera-
tura dei dispositivi, passando da una condizione di equilibrio ad unaltra, ` e proporzionale alla
variazione di potenza dissipata dagli stessi si ha che la condizione pi ` u gravosa che dovr` a ge-
stire il sistema di smaltimento del calore corrisponde ad un funzionamento dellamplicatore
che presenti traiettorie nel piano V I che interessano solo quei particolari punti per i quali ` e
massima la quantit` a:
P
diss
=V
CE
P
I
C
P
+V
CE
N
I
C
N
+V
BE
P
I
B
P
+V
BE
N
I
B
N
, (2.71)
nella quale si pu` o trascurare la componente dovuta alle basi dei transistor dato lelevato
guadagno in corrente degli stessi e, si anticipa, lelevata tensione V
CE
dei punti cercati.
46 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
Aletta di
collettore
Transistor di
sensing Transistor finale
di potenza
Dissipatore
Isolante
termoconduttivo
Clip
Figura 20: Rappresentazione dellassemblaggio: dissipatore, transistor nale di potenza e transistor di
sensing
Intuitivamente tale potenza sar` a massima quando uno dei due transistor conduce la massima
corrente di uscita, circa pari a I
max
OUT
, con la massima tensione ai capi, circa pari alla tensione
di alimentazione V
A
(e.g., caso di un cortocircuito in uscita). In tale situazione laltro transistor
dovr` a condurre una corrente trascurabile poich e il moltiplicatore di V
BE
impone la relazione:
i
O,P
i
O,N
= I
2
QO
. (2.72)
Il graco in gura 19 si basa sulle considerazioni sopra riportate e descrive quantitativamen-
te il caso in esame.
6
La potenza massima dissipata complessivamente dai transistor nali dello
stadio di uscita risulta quindi pari a circa 15W.
A questo punto per determinare le modalit` a di smaltimento del calore scegliamo di adottare,
tra quelle sufcienti per la funzionalit` a dei componenti, la pi` u economica. Dunque, dato che dal-
lanalisi condotta risulta evidente che il calore generato non pu` o essere smaltito adeguatamente
per convezione naturale sul package dei dispositivi, si ritiene sufciente per il mantenimento
in SOA dei transistor nali di potenza il loro collegamento termico ad un radiatore in allumi-
nio che dissipa il calore per convezione naturale.
7
Lipotesi viene di seguito vericata con il
dimensionamento.
Considerando lequivalente elettrico per il sistema in gura 20 si pu` o scrivere:
8
T
J
= P
diss
(
JC
+
CH
+
HA
) +T
A
. (2.73)
6
Si sarebbe potuto riportare solo met` a del graco, cio` e solo la dissipazione che si registra per i punti di lavoro
che sollecitano in corrente il ramo positivo, o viceversa il negativo, data la simmetria del circuito e il fatto che i
due rami sono quasi complementari in corrente rispetto alla corrente di uscita.
7
Altri radiatori, pi` u o meno sosticati rispetto a quello scelto, avrebbero potuto essere ottimizzati per il trasfe-
rimento del calore per cambio di fase, per conduzione o per radiazione elettromagnetica. Comunque sia, nel caso
in esame il modo pi` u adatto ` e quello considerato.
8
Lequivalente elettrico, oltre a poter essere costruito intuitivamente, lo si pu` o derivare formalmente
dallequazione di Fourier:
q =
1

S
T
x
,
nella quale q ` e il usso di calore, la resistivit` a termica del mezzo, S la supercie ortogonale al usso di calore e
2.5 Circuito di smaltimento del calore 47

J
(C)
Figura 21: Andamento dellafdabilit` a dei componenti rispetto alla temperatura operativa
Con riferimento ai valori in tabella 2.2 si pu` o determinare la resistenza termica massima che
dovr` a presentare il dissipatore:

HSA
=
T
J
T
A
P
Max
diss

JC

CH
3.2

C/W
HA
= 3

C/W , (2.74)
risulta la resistenza termica di un dissipatore adatto allapplicazione e disponibile dai fornitori.
Al ne di acquisire della condenza sulla scelta della temperature operativa delle giunzioni
dei transistor pu` o risultare utile il graco in gura 21, il quale descrive come la scelta della
temperatura operativa di giunzione inuisca sullafdabilit` a dei dispositivi.
La supercie dei dissipatori tipicamente impiegati viene anodizzata per proteggere il me-
tallo dalla corrosione, tuttavia lisolamento elettrico che ne deriva non ` e sufcientemente af-
dabile.
9
Perci` o ` e stato frapposto tra il package dei transistor di potenza e il dissipatore uno
strato di isolante termoconduttivo dello spessore di circa 0.38mm e conduttivit` a termica di circa
3.5Wm
1
K
1
, che risulta in una resistenza termica stimata di 0.7

C/W.
La tabella 2.2 riporta i parametri termici della situazione in oggetto. Essi verranno ripresi
nella sezione 2.5.
2.5 Circuito di smaltimento del calore
Il seguente studio sul circuito di smaltimento del calore ha il ne di caratterizzare il comporta-
mento dellamplicatore dal punto di vista delle interazioni tra circuito elettrico e quello termi-
co. Tali analisi rendono possibile stimare la variazione della polarizzazione dello stadio duscita
T
x
` e il gradiente di temperatura. Essa infatti risulta analoga alla legge di Ohm:
I =
1

S
V
x
.
9
Lanodizzazione standard applicata alle superci in metallo dei dissipatori sono del tipo II (1.8m25m
di spessore dellossido). Una anodizzazione del tipo III (12.5m114m, typ. 20m di spessore dellossido)
sarebbe invece adeguata anche per lisolamento elettrico. (ref.: std. MIL-A-8625.)
48 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
Tabella 2.2: Parametri per il dimensionamento termico
Parametro Simbolo Valore Unit` a di misura
Temperatura operativa massima T
Max
J
135

C
Temperatura ambiente T
Max
A
30

C
Flusso di calore massimo P
Max
diss
15 W
Resistenza termica giunzione-contenitore
JC
2.5

C/W
Resistenza termica contenitore-dissipatore
CH
2

C/W
Resistenza termica dissipatore-ambiente
HA
3

C/W
e osservare lentit` a dei fenomeni che portano lamplicatore a presentare distorsione di memoria
quando sollecitato termicamente.
Questo tipo di distorsione si presenta quando i dispositivi dispongono di memoria, cio` e
quando il loro comportamento istantaneo ai morsetti dipende dalla storia del componente. Nel
caso in esame, landamento della temperatura dei transistor duscita collegati al dissipatore ` e
fortemente inuenzato dalla capacit` a termica elevata di questultimo, in particolare la capacit` a
termica impedisce variazioni istantanee della temperatura di giunzione a fronte di variazioni
della potenza dissipata. Per questi motivi, lazione compensatrice del moltiplicatore di V
BE
risulta essere tipicamente in ritardo rispetto alla temperatura della giunzione, determinando
di conseguenza un incremento o una diminuzione della corrente di polarizzazione nel caso di
variazioni positive o negative, rispettivamente, della potenza dissipata. Il caso pi` u sfavorevole
per lapplicazione in esame ` e una variazione a gradino negativa della potenza dissipata, evento
che pu` o portare durante il transitorio allo spegnimento della polarizzazione dello stadio duscita,
ovvero ad un funzionamento anomalo in classe B, con conseguente aumento della distorsione
di crossover.
Figura 22: Schematizzazione di una sezione dello stadio di uscita
2.5 Circuito di smaltimento del calore 49
Figura 23: Schema a blocchi che rappresenta le interazioni elettriche e termiche relativamente allo stadio
di uscita
2.5.1 Derivazione dello schema a blocchi delle interazioni termiche-
elettriche
Dalla schematizzazione di gura 22 relativa ad una sezione dello stadio di uscita ` e possibile
scrivere la KVL:
v
BE
O
= v
BB
/2v
BE
D
R
E
i
C
O
. (2.75)
Considerando il sistema in una condizione nella quale le grandezze possono essere espresse
nella seguente forma:
i
C
X
= I
C
X
+i
c
x
, i
c
x
<< I
C
X
, (2.76)
t
X
= T
X
+t
x
, t
x
<< T
X
, (2.77)
dove I
C
X
e T
X
sono termini costanti relativi al transistor X. Cos` la tensione tra la base e
lemettitore di un transistor ` e esprimibile come:
v
BE
X
= f (i
C
X
, t
X
) = f (I
C
X
, T
X
) +
f (i
C
X
, t
X
)
i
C
X

(I
C
X
, T
X)
i
c
x
+
f (i
C
X
, t
X
)
t
X

(I
C
X
, T
X)
t
x
. (2.78)
Impiegando la (2.78) nella (2.75) e tralasciando i termini costanti si ottiene:
i
c
o
=
i
C
O
v
BE
O
_
v
BB
2t
S
t
s

v
BE
O
t
O
t
o

v
BE
D
t
D
t
d

v
BE
D
i
C
D
i
c
d
R
E
i
c
o
_
, (2.79)
alla quale ` e associabile la rappresentazione graca di gura 23.
Si osserva come nello schema risulta visibile leffetto della resistenza R
E
che tende a ridurre
il guadagno danello calcolato al punto segnato.
Per quanto riguarda una valutazione numerica di quanto descritto dal sistema illustrato si
osserva che sono disponibili solamente alcune stime di alcune delle leggi di variazione indicate
50 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
+
-
Figura 24: Modello termico. Una analogia: R
1
=
JC
, R
2
=
CH
, R
3
=
HA
nei blocchi. Tuttavia sarebbero derivabili in forma chiusa anche delle relazioni che rappresenta-
no anche la dinamica del sistema. Ad esempio, ` e possibile derivare la funzione di trasferimento
tra la temperatura di giunzione e la potenza dissipata ` e la seguente:
t
j
p
diss
= (R
1
+R
2
+R
3
)
s
2
C
1
C
2
R
1
//R
2
//R
3
+s(C
1
R
1
//(R
2
+R
3
) +C
2
R
3
//(R
1
+R
2
)) +1
s
2
C
1
C
2
R
2
R
3
+s(C
1
(R
2
+R
3
) +C
2
R
3
) +1
,
(2.80)
e allo stesso modo le altre f.d.t., per rappresentare completamente il sistema.
Limitando per ora lo studio al caso stazionario o lentamente variabile, ` e possibile vericare
se ` e soddisfatta la condizione sulla stabilit` a termica. Con riferimento allo schema riportato in
gura 23 ` e possibile derivare lespressione del guadagno danello valutato al punto evidenziato,
oppure anche raggruppare i termini di uguale segno che sommano alla grandezza v
be
o
e veri-
care la stabilit` a del sistema notando che in questo caso il guadagno danello complessivo ` e dato
dalla somma di due termini di segno opposto:
T
th
= T
th1
+T
th2
, con T
th1
> 0 e T
th2
< 0, (2.81)
e quindi che la condizione sufciente per la stabilit` a su |T| ` e soddisfatta se:
|T
th1
| < 1 |T
th2
| < 1, (2.82)
dunque se:
|T
th1
| =

d
V
CE

O
V
BE
D
t
D
+
o
V
CE
V
BE
O
t
O
_
g
m
o
1+g
m
o
R
E

< 1, (2.83)
e
|T
th2
| =

_
1

O
g
m
d
+M
th(so)

o
V
CE
V
BB
2t
S
_
g
m
o
1+g
m
o
R
E

< 1, (2.84)
le quali sono soddisfatte anche per valori di R
E
nulli, garantendo il non vericarsi di derive
termiche, o thermal runaway.
2.5.2 Considerazioni sulla scelta della resistenza R
E
Con lo studio del paragrafo precedente si ` e potuto derivare un modello del sistema termico
che ha permesso di valutare un criterio sufciente per la propria stabilit` a. Tuttavia ` e possibile
individuare nel modello una condizione che permette di annullare linuenza della temperatura
sulla corrente di collettore i
C
O
.
Infatti, riscrivendo la (2.79) nella forma:
M
th(so)
v
BB
2t
S
t
o
=
v
BE
O
t
O
t
o
+
v
BE
O
i
C
O
i
c
o
+
v
BE
O
t
O

O
t
O
+
v
BE
D
i
C
D
1

O
i
c
o
+R
E
i
c
o
, (2.85)
2.5 Circuito di smaltimento del calore 51
2 0 2 4 6 8 10 12
x 10
3
0
50
100
150
Corrente in quiescenza
n


c
a
m
p
i
o
n
i
Figura 25: Distribuzione dei valori di I
O,Q
stimata con giunzione a 130 gradi
che porta a questultima:
i
c
o
=
1
1/g
m
o
+1/(
o
g
m
d
) +R
E
_
M
th(so)
v
BB
2t
O

v
BE
O
t
O

v
BE
O
t
O

O
_
t
o
, (2.86)
quindi secondo lanalisi condotta risulta possibile annullare nel punto di lavoro considerato la
funzione di trasferimento tra la corrente i
c
o
e la temperatura t
o
, cio` e rendere insensibile i
C
O
alla
temperatura delle giunzioni dei transistor. Tale situazione si ottiene progettando il moltiplicatore
di V
BE
afnch e si abbia:
v
BB
t
S
=
2
M
th(so)
v
BE
O
t
O
_
1+

d

O
_
. (2.87)
`
E anche evidente che non ` e possibile conoscere a priori i parametri di ingresso alla relazione
appena ricavata e, per di pi` u, tali parametri possono variare variando, ad esempio, lo speci-
co componente, il punto operativo elettrico, la temperatura, le condizioni ambientali, let` a del
componente, il metodo di assemblaggio o la posizione del circuito. Per questo motivo un molti-
plicatore di V
BE
del tipo considerato pu` o non essere sufciente a garantire un adeguato controllo
sulla corrente di polarizzazione a riposo dello stadio nale di potenza. Il problema pu` o essere
risolto migliorando il circuito di polarizzazione, portando a soluzioni pi` u complesse di quella
proposta o a soluzioni integrate (LT1166), oppure pu` o essere mitigato con la resistenza R
E
.
In tal senso quindi si deve scegliere il valore di R
E
al ne di mitigare leffetto delle incertez-
ze dellambiente considerato. In questo caso, una modo di procedere di fronte ad una specica
indenita e a variabili di ingresso indenite, pu` o essere quello di individuare un metodo di mi-
sura che, data lentit` a delle incertezze dei parametri, consenta di quanticare leffetto mitigante
di un particolare valore di R
E
.
Si ` e quindi ipotizzato che le stime dei parametri coinvolti nella 2.86 assumano, con alta pro-
babilit` a, valori allinterno di un dato intervallo centrato nel loro valore tipico, o nominale, e che
abbiano delle variabilit` a descrivibili da variabili aleatorie gaussiane di media il valore nominale,
o quello tipico, e varianza tale che sei volte la deviazione standard sia pari allestensione del-
lintervallo di variabilit` a. Quindi, data una R
E
, si ` e iterato per vari esiti di scelta dei parametri il
calcolo della variazione della corrente i
C
O
a fronte di una variazione di temperatura di giunzione
di 130

C. Si ` e cio` e realizzata una simulazione in senso probabilistico [16].


52 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
I
s
o
l
a
n
t
e
t
e
r
m
o
c
o
n
d
u
t
t
i
v
o
C
a
s
e
p
l
a
s
t
i
c
o
A
l
e
t
t
a

d
i
c
o
l
l
e
t
t
o
r
e
C
a
s
e
p
l
a
s
t
i
c
o
A
l
e
t
t
a

d
i
c
o
l
l
e
t
t
o
r
e
Transistor
finale di potenza
Dissipatore
Transistor
di sensing
Figura 26: Modellizzazione dellaccoppiamento termico tra transistor di sensing e transistor di uscita
Il procedimento ha permesso di vericare ci` o che si pu` o intuire studiando il problema, oltre
che osservando il risultato analitico (2.86), cio` e che ottenere una variabilit` a contenuta rispetto
alle variazioni degli altri parametri per la corrente di quiescenza ` e tanto meno immediato tanto
pi` u ` e piccola la corrente stessa. Nel caso in esame la corrente di quiescenza imposta dalle
speciche risulta di qualche milli ampere e quindi un metodo passivo basato sulla R
E
, come
quello considerato, porta la resistenza ad assumere valori importanti.
Impiegando il metodo descritto con resistenza R
E
= 100 risulta il graco di gura 25.
2.5.3 Derivazione del circuito termico
La denizione di unutile descrizione dal punto di vista termico dello stadio duscita risulta
delicata, soprattutto a causa della moltitudine di modi in cui il calore si trasmette da un corpo ad
un altro, per conduzione, convezione e irraggiamento. Nello specico del caso in esame, risulta
essere impraticabile, oltre che inopportuno, tener conto puntualmente di tutti questi fenomeni,
quindi si sceglie di comporre e far poi riferimento a dei modelli adatti agli scopi del progetto,
come quello illustrato in gura 26.
Nel modello, oltre a considerare la maggior parte delle resistenze termiche, si tiene conto
anche della capacit` a termica relativa sia al dissipatore che allaletta di collettore del transistor
duscita. Si potrebbero considerare anche le capacit` a dei terminali e dei case in plastica, ma si
ritiene opportuno trascurarle, poich e oltre ad essere di dimensioni ridotte non si pu` o nemmeno
stimare in maniera sufcientemente accurata il loro valore.
Per facilitare lo studio, anche le resistenze termiche indicate rivelano solo i ussi a pi ` u bassa
impedenza o di maggior interesse. Per questo motivo si sono trascurati, ad esempio, i ussi tra il
2.5 Circuito di smaltimento del calore 53
Figura 27: Schema elettrico equivalente al modello sico di gura 26
case plastico del transistor duscita e lambiente, come pure la dissipazione tra il case in plastica
del transistor di sensing e la clip metallica che lo sostiene.
Dallo schema di gura 26 si pu` o ricavare lequivalente elettrico del circuito termico, che
viene riportato in gura 27. Alcuni valori di resistenza e capacit` a non sono riportati nei data-
sheet dei dispositivi, perci` o i seguenti paragra sono indirizzati a stabilire una stima del loro
valore.
Dissipatore. Dai datasheet del costruttore risulta che la resistenza termica del dissipatore
scelto ` e
HA
= 3

C/W.
Per stabilire invece la capacit` a termica associata, si ` e stimato che il peso del dissipatore
in alluminio ` e allincirca m
H
= 100 120g. Sapendo che il calore specico dellalluminio ` e
c
s
Al
= 910J/k

C, si ha una capacit` a termica pari a:


C
H
= m
H
c
s
Al
= 90 110, J/

C (2.88)
Isolante termoconduttivo. Come descritto nel paragrafo precedente, si stima che la
resistenza termica dellisolante sia circa
C
m
H
= 2

C/W.
Transistor di drive. Dai datasheet risulta che la resistenza termica tra giunzione e ambiente
del transistor di drive ` e
J
D
A
= 200

C/W.
Transistor di sensing. La resistenza termica tra giunzione e aletta di collettore ` e nota dal co-
struttore, e vale
J
S
C
p
=11

C/W, mentre quella tra la giunzione e lambiente attraverso il case


plastico non ` e riportata. Al ne di una sua stima si avanza la seguente ipotesi: si considerano sia
il case plastico del driver sia quello del sensing fatti dello stesso materiale, e che la giunzione
del driver si trovi al centro del dispositivo, mentre quella del sensing sulla parete del collettore.
Sotto queste ipotesi e conoscendo dai fogli tecnici le dimensioni dei vari package ` e possibile
calcolare:

J
S
A
=
J
D
A

l
S
S
S
l
A
S
A
= 200
1.6
65
1.6
70
200

C/W, (2.89)
dove con l
x
si indica la distanza media tra la giunzione e la supercie esterna del case, men-
tre con S
x
si indica la supercie esterna totale del case plastico, espresse rispettivamente in
millimetri e millimetri quadri.
54 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
Transistor di uscita. Per quanto riguarda il transistor duscita non si ritiene opportuno pro-
cedere come fatto per il caso del transistor di sensing. Questo perch e per il transistor duscita la
presenza dellaletta di collettore non rende pi` u assimilabile a puntiforme la sorgente di calore.
Anzi, si suppone ora che la sorgente del usso di calore sia il collettore e che il usso attraversi
orizzontalmente il case plastico, trascurando il usso disperso verso lambiente associato alle
superci laterali del case plastico. In questo modo la resistenza termica tra giunzione e case
plastico risulta:

J
O
Cp
=
J
D
A

l
O
S
O
l
A
S
A
= 200
3
90
1.6
70
290

C/W. (2.90)
Poich e si ` e supposto di non dissipare calore in aria, sarebbe corretto determinare la resistenza
superciale corrispondente interfacciata con laria e sottrarla a quella appena ottenuta, ma si
considera questa resistenza una stima gi` a soddisfacente.
Dalle dimensioni riportate nel datasheet ` e possibile stimare la capacit` a termica dellaletta
di collettore. Questultima ha un volume di circa 140mm
2
quindi ` e possibile risalire alla ca-
pacit` a termica calcolando anche il peso del pezzo per mezzo del peso specico dellalluminio
(2.6g/cm
3
):
C
H
= p
s
Al
V
Cm
c
s
Al
0.4J/

C. (2.91)
Grazie alle stime ricavate ` e ora possibile valutare le interazioni dei fenomeni termici con il
comportamento elettrico del circuito impiegando in simulazione i modelli sviluppati.
2.5.4 Simulazione degli aspetti termici
Nelle analisi nora condotte si ` e studiato un metodo per stabilizzare la corrente di polarizzazione
dello stadio di uscita a regime, rendendola indipendente dalla temperatura. Si sono trascurati
tutti i fenomeni che si vericano durante i transitori che interessano il circuito termico, dunque
non si sono valutati fenomeni quali, ad esempio, lo spegnimento dello stadio di uscita nel caso
il sistema di polarizzazione basato su moltiplicatore di V
BE
attui una sovracompensazione.
Per effettuare una stima del comportamento reale dellamplicatore si ` e scelto di imple-
mentare in Simulink i modelli ideati in un sistema che unisce il modello elettrico dello stadio
duscita, che rende conto delle variazioni di polarizzazione in risposta alle variazioni della tem-
peratura dei dispositivi stessi, e il modello termico descritto in gura 27. Lipotesi che permette
di realizzare questo sistema ` e quella secondo la quale la dinamica dellimpianto da modellare
sia dovuta essenzialmente alla parte termica, considerando invece istantanee le reazioni della
parte elettrica rispetto alla temperatura.
Lo studio viene effettuato su un solo ramo dello stadio duscita, quindi la capacit` a termica
del dissipatore viene idealmente dimezzata, come anche la tensione del moltiplicatore di V
BE
.
In gura 28 si mostra il modello del le Simulink.
Al ne di riprodurre le condizioni di test considerate nelle fasi descritte nel paragrafo 3.2.7
del capitolo 3, il modello viene sollecitato in simulazione per avere una corrente di uscita pari
a 600mA su di un carico di 20. La tensione V
CE
del transistor duscita risulta essere di 18V
facendo dissipare al dispositivo un potenza di circa 11W. Una volta portato a regime termico il
sistema, si interrompe la sollecitazione e si lascia che il sistema ritorni a regime. Gli andamenti
della temperatura sullaletta di collettore e della corrente del dispositivo di uscita sono riportati
in gura 29, nella quale sono indicati alcuni dei punti acquisiti con le misurazioni effettuate sul
prototipo, riportati anche in tabella 3.3.
Gli andamenti ottenuti in simulazione ricalcano quelli misurati sul circuito reale e soprat-
tutto, sebbene il modello termico non garantisca unelevata precisione sulla esatta evoluzione
2.5 Circuito di smaltimento del calore 55
[P_D]
[P_O]
[i_D]
[i_O]
[t_Js]
[t_Jo]
[t_Jd]
[u_D]
[u_O]
Vce
1/bo
2/Rp
Vce
1/Re Dv_bb
Dv_beo
Dv_bed
1/bo
2/Rp
1/Re V_BB/2
V_BE_D
V_BE_O
V_RE V_RP/2
I_E
v_re i_o v_rp2
i_e i_d
I_D
I_O
t _JO
v
+
-
t _JD
v
+
-
Ta
T_Js
v
+
-
T_H
v
+
-
T_Cm
v
+
-
Rt h Js _A Rt h J_Cp
Rt h J_Cm
Rt h J_A
Rt h H_A
Rt h C_Js
Rt h C_H
P_Q2
s-
+
P_Q1
s-
+
[t_C]
[t_H]
[t_JS]
[t_Js]
[t_JD]
[t_Jd]
[t_JO]
[t_Jo]
[P_D]
[P_O]
C_H C_Cm
Ta
Ta
Ta
Figura 28: Schema del modello Simulink utilizzato per la simulazione delle interazioni elettriche/termi-
che relative alla polarizzazione dello stadio duscita
56 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
0 50 100 150 200 250 300 350
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
(a) Temperatura rilevata sul case metallico del transi-
stor duscita del ramo positivo
0 50 100 150 200 250 300 350
0
0.2
0.4
0.6
0.8
1
1.2
1.4
1.6
1.8
2
2.2
(b) Corrente rilevata al collettore del transistor duscita
del ramo positivo
Figura 29: Risultati delle simulazioni ottenuti mediante Simulink. Il tratto marcato dai triangoli si
riferiscono alle misure rilevate sul circuito reale, nelle medesime condizioni di carico.
del sistema, quanto svolto permette di acquisire una comprensione dei fenomeni studiati che si
rivela particolarmente vantaggiosa nella gestione degli aspetti considerati del progetto.
2.6 Circuito moltiplicatore di V
BE
In questa sezione si studiano le relazioni che descrivono il funzionamento dello stadio moltipli-
catore di V
BE
con lintento di determinare dei parametri per il suo dimensionamento. Lo scopo ` e
quello di stabilire il valore delle resistenze, della tensione V
D
e della corrente di polarizzazione
del moltiplicatore tali che:
X la tensione V
BB
stabilisca il punto di lavoro dei dispositivi duscita come descritto nella
sezione 2.2,
X il gradiente della tensione V
BB
rispetti le condizioni relative alla stabilit` a termica
determinate nella sezione 2.5,
X si giunga ad un buon compromesso tra lesigenza di avere una ridotta resistenza serie
del moltiplicatore e il consumo di potenza in condizioni di quiescenza, limitato dalle
speciche,
X le variazioni di parametri non controllabili, quali, per esempio, i guadagni di corrente dei
transistor, non inuenzino eccessivamente il comportamento del moltiplicatore.
2.6.1 Analisi del circuito
Deniamo I
BQ
la corrente di polarizzazione che percorre il moltiplicatore di V
BE
. Come mo-
strato in gura 8, I
BQ
si ripartisce nella corrente I
R
BB
, che scorre nel ramo delle resistenze R
BB
1
e R
BB
2
, nella corrente I
Q
BB1,2
, che corrisponde alla corrente di collettore dei transistor di sensing
Q
BB
1
, Q
BB
2
e nella corrente I
Q
BB3
, che ` e uguale alla corrente di collettore del transistor Q
BB
3
.
Deniamo anche le seguenti quantit` a, che risultano facilitare lidenticazione delle variabili
dinteresse:
2.6 Circuito moltiplicatore di V
BE
57
X coefciente di sensibilizzazione:
k =
2R
BB
1
R
BB
2
; (2.92)
X rapporto tra la corrente di collettore di Q
BB
3
e la corrente negli altri due rami:
=
I
Q
BB3
I
R
BB
+I
Q
BB1,2
I
Q
BB3
=

1+
I
BQ
, I
R
BB
+I
Q
BB1,2
=
1
1+
I
BQ
; (2.93)
X rapporto tra la corrente di collettore di Q
BB
1
e Q
BB
2
e la corrente nelle resistenze R
BB
:
=
I
Q
BB1,2
I
R
BB
I
Q
BB1,2
=

(1+) (1+)
I
BQ
, I
R
BB
=
1
(1+) (1+)
I
BQ
. (2.94)
Supponendo che la corrente di base dei transistor Q
BB
1
e Q
BB
2
sia molto minore della
corrente I
R
BB
, ` e possibile determinare la tensione ai capi del moltiplicatore come segue:
V
BB
= (R
BB
2
+2R
BB
1
)
V
BE
1
+V
EB
2
V
D
R
BB
2
+V
D
= (1+k) (V
BE
1
+V
EB
2
) kV
D
. (2.95)
Differenziando la (2.95) rispetto alla temperatura dei transistor di sensing t
S
e ipotizzando che
la tensione V
D
sia indipendente dalla temperatura, si ottiene:
v
BB
t
S
= (1+k)
_
v
BE
1
t
S
+
v
EB
2
t
S
_
. (2.96)
Come emerge dalla (2.96), il valore di k ` e unicamente determinato dal gradiente della ten-
sione del moltiplicatore rispetto alla temperatura di sensing. Questo parametro viene denito
nella sezione 2.5 per ottenere la stabilit` a termica dello stadio duscita, pi` u precisamente viene
calcolato per ottenere la totale insensibilit` a della corrente di polarizzazione delluscita a regime
rispetto alle variazioni di temperatura.
Uguagliando la (2.87) alla (2.96) ` e possibile determinare il valore di k:
k =
1
M
th(so)
_
1+

d

O
_
1 = 3. (2.97)
Dalle analisi condotte nella sezione 2.2, si ricava che la tensione V
BB
che deve fornire il
moltiplicatore di V
BE
per avere la polarizzazione dello stadio duscita tale che I
O,Q
2.3mA
e I
D,Q
250A ` e allincirca di 2.7V. Da questo parametro si stabilisce mediante la (2.95) il
valore di V
D
:
V
D
=
(1+k) (v
BE
1
+v
EB
2
) V
BB
k
= 0.7V. (2.98)
Una tensione di questa entit` a ` e realizzabile in modo semplice mediante lutilizzo di un diodo
al silicio, la cui tensione diretta ` e allincirca 0.6 0.7V. La soluzione circuitale ` e mostrata in
gura 8.
Nella forma cos` descritta ` e possibile determinare il valore delle resistenze R
BB
2
e R
BB
3
in
relazione ai parametri incogniti I
BQ
, e :
I
R
BB
=
V
BB
V
D
2R
BB
1
+R
BB
2
=
V
BB
V
D
(1+k) R
BB
2
R
BB
2
=
V
BB
V
D
(1+k) I
R
BB
2
=
V
BB
V
D
I
B
Q

(1+) (1+)
(1+k)
, (2.99)
I
Q
BB1,2
=
v
BE
3
R
BB
3
R
BB
3
=
v
BE
3
I
Q
BB1,2
=
v
BE
3
I
BQ

(1+) (1+)

. (2.100)
58 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
Per semplicit` a di calcolo, si considera che i transistor di sensing Q
BB
1
e Q
BB
2
abbiano i
medesimi guadagni di corrente,
1
=
2
=
1,2
. Dato che la corrente demettitore ` e comu-
ne per entrambi ` e ragionevole pensare che abbiano anche la stessa corrente di collettore, di
conseguenza: r
1
= r
2
= r
1,2
e g
m1
= g
m2
= g
m1,2
.
Con le approssimazioni fatte, la resistenza al piccolo segnale vista ai capi del moltiplicatore
di V
BE
risulta essere uguale a:
r
BB
=
2R
BB
1
+(R
BB
2
//2r
1
)
1+
1
2
g
m1,2
[1+g
m3
(R
BB
3
//2r
3
)]
, (2.101)
che riscritta nella forma dei parametri nora utilizzati risulta essere:
r
BB
=
V
BB
V
D
I
BQ

(1+)(1+)
(1+k)
_
2(1+k) +
k(V
BB
V
D
)
(1+k)
1,2
V
T
_ _
1+
(1+)v
BE
3

3
V
T
_
_
2+
(V
BB
V
D
)
(1+k)
1,2
V
T
_ _
1+
(1+)v
BE
3

3
V
T
_
+
(V
BB
V
D
)
(1+k)V
T

_
1+(1+
3
)
(1+)v
BE
3

3
V
T
_ . (2.102)
2.6.2 Dimensionamento del circuito
Dallequazione (2.102) si pu` o osservare che la resistenza al piccolo segnale vista ai capi del
moltiplicatore ` e inversamente proporzionale alla corrente di polarizzazione I
BQ
e direttamente
proporzionale ad una funzione f

dei soli parametri e . Per individuare il minimo della


resistenza, si deve ricercare il minimo della funzione f

, cos` facendo si stabilisce la resistenza


minima ottenibile al variare di I
BQ
. Attribuendo a
1,2
e a
3
i valori tipici indicati dai datasheet,
rispettivamente 425 e 300, si ottengono:
= 3.63 , = 2.47. (2.103)
Sostituendo questi valori nella (2.102) si ricava unespressione dipendente solo da I
BQ
, il
cui andamento ` e riportato in gura 30, e ha il seguente modello algebrica:
r
BB
= 16.876
1
I
BQ
(mA)
. (2.104)
Dal graco in gura 30 e dalla (2.104) si pu` o stabilire che un buon compromesso tra corrente
I
BQ
e resistenza equivalente al piccolo segnale r
BB
` e 1mA. Effettuata quindi la scelta della
corrente di polarizzazione ` e possibile dimensionare le resistenze del moltiplicatore:
R
BB
1
= 12k , R
BB
2
= 8.2k , R
BB
3
= 2.7k. (2.105)
Per consentire la taratura del circuito moltiplicatore di V
BE
si rende necessario rendere varia-
bile una di queste resistenze. Si ` e perci ` o suddivisa la resistenza R
BB
2
nella serie di una resistenza
ssa di 4.7k e una resistenza variabile composta da un trimmer di 5k.
Sensibilit` a di r
BB
al variare di
1,2
e a
3
. Lanalisi condotta nel paragrafo precedente si basa
sulla scelta dei valori tipici del guadagno di corrente dei transistor utilizzati nel moltiplicatore.
Considerando sempre valida lipotesi secondo la quale i transistor di sensing hanno le medesime
caratteristiche, risulta interessante valutare il loro impatto sulla resistenza serie r
BB
. In gura
31 si graca landamento della resistenza r
BB
al variare dei parametri
1,2
e
3
, calcolando
lequazione (2.102) nei parametri e deniti nella precedente analisi.
Il graco evidenzia che la resistenza r
BB
` e compresa tra 15 e 22.
2.6 Circuito moltiplicatore di V
BE
59
0.25 0.5 0.75 1 1.25 1.5 1.75 2 2.25 2.5 2.75
x 10

0
5
10
15
20
25

40
45
50
Figura 30: Andamento della resistenza r
BB
minima al variare di I
BQ
100
150
200
250
300
300
350
400
450
500
550
15
16
17
18
19
20
21
22
X: 300
Y: 550
Z: 15.14
X: 200
Y: 425
Z: 16.88
X: 100
Y: 300
Z: 21.95
Figura 31: Andamento della resistenza r
BB
al variare di
1,2
e
3
60 CAPITOLO 2. ANALISI E PRIMO DIMENSIONAMENTO
0
0.02
0.04
0.06
0.08
0.1
0.12
0.14
0.16
Quiescenza LED
Quiescenza OS
Quiescenza molt Vbe
Quiescenza Zener
P
o
t
e
n
z
a

(
W
)
Figura 32: Ripartizioni delle potenze dissipate in quiescenza
Il diagramma di gura 32 riassume le scelte relative alla ripartizione, tra gli stadi dellam-
plicatore, delle potenze dissipate per effetto delle correnti di polarizzazione in quiescenza. La
rappresentazione graca agevola lindividuazione di eventuali sproporzioni, da evitare al ne
del rispetto della specica sulla massima dissipazione a riposo.
Capitolo 3
Ottimizzazione & Risultati
Il capitolo descrive le operazioni eseguite per la verica del funzionamento generale del circuito
e per il (ri)progetto di metodi per ottenere un incremento delle prestazioni dello stesso in termini
di distorsione.
3.1 Ottimizzazione
La fase di verica e collaudo si ` e sviluppata nelle fasi di seguito riportate.
Verica della coerenza delle tensioni presenti sul circuito rispetto al target di progetto.
In questa fase lamplicatore con carico collegato ed ingresso nullo, ` e stato alimentato alla
tensione nominale e con corrente massima assorbita limitata a bassi valori (510mA), al ne
di limitare gli effetti di eventuali errori nellassemblaggio del circuito. Una volta accertato che
lalimentatore non commutasse in modalit` a controllo di corrente si sono ispezionate le tensioni
del circuito. In particolare si ` e vericato che il circuito rispondesse come previsto, cio` e che nella
situazione impostata i livelli di tensione nella catena di amplicazione siano quelli necessari a
portare loffset di uscita a zero (rispetto allamplicatore di ingresso, afitto da offset). Altre
tensioni signicative sono quelle ai capi del diodo zener per la generazione del riferimento V
Z
.
Taratura del moltiplicatore di V
BE
. Impiegando la lettura della tensione ai capi delle re-
sistenze R
S
= 1 si ` e regolato il trimmer della serie di resistenze R
BB
2
afnch e la corrente
a riposo fosse 2.3mA. In questa fase lingresso dellamplicatore ` e impostato a v
IN
= 0V
lasciando lingresso non connesso, e il carico scollegato.
Prime valutazioni sulla risposta ad un segnale sinusoidale di ingresso. Dalle prime misure
si rileva della distorsione delluscita dellamplicatore, del tipo riportato in gura 1, in risposta
ad un segnale sinusoidale in ingresso. Si ` e appurato che tale fenomeno ` e causato dallecces-
sivo guadagno di corrente dello stadio di uscita. In fase di progetto il guadagno dei transistor
dello stadio di uscita ` e stato considerato pari al guadagno del caso peggiore, che corrisponde
al guadagno minimo. Il caso peggiore ` e stato scelto dal punto di vista del voler garantire un
modo di funzionamento in zona 1 , come denito in 2.1.2. Inoltre, in sede di progetto non sono
stati considerati dinamicamente ai grandi segnali gli effetti delle capacit` a non lineari C
EB
e C
CB
dei transistor. Tali capacit` a contribuiscono a formare limpedenza Z
B
, vista dal nodo B, su cui
si chiude la corrente erogata dal buffer di corrente composto dal transistor Q
C
, che riceve in
ingresso la corrente di uscita degli optoisolatori. Tale impedenza a sua volta forma il guadagno
61
62 CAPITOLO 3. OTTIMIZZAZIONE & RISULTATI
0
T
e
n
s
i
o
n
e
Tempo
Figura 1: Tipo di deformazione rilevata del segnale sinusoidale in uscita dovuta alla non linearit` a della
impedenza di ingresso dello stadio di uscita
Figura 2: Metodo per la riduzione dellinuenza delle caratteristiche di Z
B
sulla funzione di
trasferimento tra v
B
e i
B
dello stadio di comando dello stadio di uscita. Dunque le caratteristiche di detta impedenza,
che in questo caso agisce propriamente da transimpedenza, determinano le caratteristiche del-
la catena di amplicazione. Se gi` a Z
B
dipende dal livello di tensione applicata, a causa delle
capacit` a dei BJT, e dallo stato dei transistor di uscita, allora la transimpedenza dello stadio di
comando risulta non lineare, indeterminata e variabile nel tempo. Un modo per risolvere il fe-
nomeno emerso ` e quello di dominare Z
B
collegando una resistenza, R
6
, di basso valore rispetto
al valore iniziale di Z
B
, tra il nodo B e massa mediante dei condensatori, C
6
e C
7
, come illustrato
in gura 5. Cos` facendo la polarizzazione e il guadagno in continua del sistema non vengono
modicati, ma alle frequenze per le quali i condensatori possono essere considerati dei corto
circuiti la transimpedenza Z
B
risulta circa pari a R
6
, valore determinato e costante. La soluzione
pu` o essere derivata ragionando dal punto di vista dei sistemi retroazionati, come in gura 2.
La resistenza R
6
aumenta lassorbimento di corrente complessivo dello stadio di uscita,
parametro che ` e stato impiegato per il dimensionamento di R
F
e di R
FQ
. Tuttavia le analisi ed il
dimensionamento proposti nel capitolo 2 rimangono validi poich e laggiunta di R
6
non modica
signicativamente la situazione relativa ai casi peggiori, in funzione dei quali si sono ricavati i
valori di R
F
e R
FQ
.
Per le misure successive il limite di corrente dellalimentatore ` e stato aggiustato per poter
soddisfare le richieste del carico.
Rilevazione della posizione dei poli nella catena diretta di amplicazione. Secondo la-
nalisi del circuito del paragrafo 2.2.2, una stima, anche grossolana, della posizione dei poli
` e difcile a partire dai soli dati forniti dai fogli tecnici. Per questo motivo si ` e scelto di di-
3.1 Ottimizzazione 63
mensionare la rete di compensazione dellamplicatore sulla base delle informazioni acquisite
da misure effettuate direttamente sul circuito. Come applicazione di quanto discusso in meri-
to alla gura 3, linterpretazione di questo modo di procedere nella prospettiva di gura 3 si
ha dicendo che per questa fase del progetto si ` e scelto di partire dalle misure sul circuito reale,
astrarre quanto rilevato mediante lanalisi e quindi riprendere con le fasi di studio, progettazione
e sintesi.
In tabella 3.1 ` e riportato landamento misurato del modulo e della fase del segnale di uscita
v
OUT
rispetto al segnale v
F
. Emerge la presenza di un polo a 37kHz, di un secondo polo a
227kHz e di un terzo polo (o leffetto di pi` u poli in alta frequenza) a 897kHz.
Tabella 3.1: Andamento rilevato del segnale al nodo di uscita rispetto al nodo F
Frequenza Modulo Modulo Differenza di fase
(Hz) (V/V) (dB) (

)
0. 53. 34.49 0
100. 53. 34.49 0
300. 52. 34.32 0
1. k 53. 34.59 0
10. k 52. 34.32 15
30. k 46. 33.26 39
37. k 43. 32.67 45
90. k 20. 26.02 90
227. k 6.5 16.26 135
300. k 4.7 13.44 140
897. k 0.85 1.41 180
Si ` e accertata lorigine dei poli modicando esternamente il valore di capacit` a presente al
nodo B, una maggiore capacit` a al nodo B modica solamente la posizione del polo a 227kHz,
ci` o implica che il polo a 32kHz ` e introdotto dallo stadio optoisolatore. Dalle analisi condotte per
il paragrafo 2.2.2 si era previsto il polo dominante dello stadio di uscita pari a circa 100kHz,
circa 1/3 del valore misurato. (Buon risultato data la variabilit` a e lincertezza dei parametri
impiegati nelle stime e la semplicit` a dei modelli.)
Per questa misura il carico dellamplicatore ` e quello nominale di 48 e lingresso ` e una
sinusoide di ampiezza 2V. Inoltre, al ne di mantenere il circuito controllato alle bassissime
frequenze, quindi anche polarizzato correttamente, ma di poter acquisire le caratteristiche dello
stadio degli optoisolatori e di uscita, si ` e scelto per C
4
un valore elevato (1 F).
Compensazione in frequenza del sistema. Le misure del paragrafo precedente consentono
di progettare la compensazione del sistema. Il paragrafo 2.3.1 ` e dedicato allargomento.
Modiche per la riduzione della distorsione. Al ne di ridurre la deformazione del segnale
fornito in uscita dallamplicatore si sono sostituiti i diodi di forward D
O,p
e D
O,n
, inizialmente
diodi 1N4007 a giunzione pn, con dei diodi 1N5819 a barriera Schottky. Il lieve vantaggio
ottenuto dalla modica ` e quello di ridurre lintervallo di tensioni di ingresso per le quali il
guadagno dello stadio di uscita ` e inuenzato dal partitore R
E
-R
L
. In questo modo la potenza
64 CAPITOLO 3. OTTIMIZZAZIONE & RISULTATI

Figura 3: Circuito per la correzione della non linearit` a introdotta dai diodi di feedforward
complessiva della non linearit` a introdotta dai diodi di forward viene ridotta in potenza, ma
aumenta il corrispondente contenuto armonico in alta frequenza.
Un secondo vantaggio, quasi trascurabile, ` e quello di aver leggermente esteso il range di
tensioni disponibili in uscita.
Correzione di una non linearit` a. Sempre con il ne di ridurre la deformazione del segnale
fornito in uscita dallamplicatore si ` e cercato di aumentare il guadagno dello stadio di uscita
per basse tensioni al ne di compensare la riduzione dovuta al partitore R
E
-R
L
quando i diodi di
forward non sono ancora in conduzione. Il gruppo di componenti nalizzato allo scopo sono:
R
7
, D
1
e D
2
. I diodi sono dello stesso tipo dei D
O,p
e D
O,n
, mentre la resistenza R
7
` e stata
calcolata afnch e:
R
6
R
6
+R
7

R
L
R
L
+R
E
, (3.1)
dunque, per il caso di resistenza di carico nominale, si ha R
7
= 300k .
I miglioramenti ottenuti con le modiche sopra apportate sono visibili in gura 4. La traccia
verde rappresenta il segnale v
F
in uscita alloperazionale di ingresso: si osserva che lo sforzo
di controllo di gura 4b ` e sensibilmente ridotto rispetto alla situazione iniziale di gura 4a. Si
riporta che il guadagno dellamplicatore a 50kHz risulta per il caso di gura 4a di 8.95V/V e
per il caso di gura 4b di 8.80V/V.
Va osservato che, sebbene sia stato implementato esattamente quanto sopra descritto, un
modo pi ` u completo di eliminare questultima non linearit` a avrebbe dovuto considerare lim-
piego di un circuito del tipo illustrato in gura 3. La possibilit` a di denire una tensione V
X
consente di regolare il punto di accensione dei diodi D
1
e D
2
e fare in modo che questo avvenga
in corrispondenza allaccensione dei diodi di feedforward (D
O,p
). Infatti, se con la (3.1) si com-
pensa la riduzione di guadagno causata dal partitore R
E
, R
L
, listante di accensione dei diodi D
1
e D
O,p
coincide solo se:
V
BE
D
+V
BE
O
+V
D
O,p
+V
D
O,p
R
L
R
E
=V
X
R
6
+R
7
R
7
. (3.2)
Se si considerano: V
BE
D
= 0.65V, V
BE
O
= 0.7V, V
D
O,p
= 0.4V, R
L
= 48, R
E
= 100,
R
6
= 100k, R
7
= 300k, risulta V
X
= 1.46V.
3.1 Ottimizzazione 65
2 1.5 1 0.5 0 0.5 1 1.5 2 2.5
x 10
5
15
10
5
0
5
10
15
Tempo (s)
T
e
n
s
i
o
n
e

(
V
)
g
(a) Forme donda iniziali con amplicatore compensato in frequenza
2 1.5 1 0.5 0 0.5 1 1.5 2 2.5
x 10
5
15
10
5
0
5
10
15
Tempo (s)
T
e
n
s
i
o
n
e

(
V
)
g
Tensione di uscita (V)
Tensione di ingresso (V)
Tensione al punto F (V)
(b) Forme donda nali con amplicatore compensato in frequenza e
modicato per la riduzione della distorsione in uscita
Figura 4: Forme donda in uscita, v
OUT
, in risposta ad una sinusoide 4V
p-p
, 50kHz (R
L
= 50)
66 CAPITOLO 3. OTTIMIZZAZIONE & RISULTATI

F
i
g
u
r
a
5
:
S
c
h
e
m
a
d
e
l
c
i
r
c
u
i
t
o
A
m
p
l
i

c
a
t
o
r
e
i
n
C
l
a
s
s
e
A
B
O
p
t
o
i
s
o
l
a
t
o
3.1 Ottimizzazione 67
T
a
b
e
l
l
a
3
.
2
:
E
l
e
n
c
o
d
e
i
c
o
m
p
o
n
e
n
t
i
d
i
m
e
n
s
i
o
n
a
t
i
,
o
s
c
e
l
t
i
,
e
a
s
s
e
m
b
l
a
t
i
p
e
r
i
l
p
r
o
t
o
t
i
p
o
C
o
m
p
o
n
e
n
t
e
Q
u
a
n
t
i
t
`a
S
i
m
b
o
l
o
V
a
l
o
r
e
R
e
s
i
s
t
e
n
z
a
1
R
i
,
1
1
k

R
e
s
i
s
t
e
n
z
a
1
R
i
,
2
1
0
0
k

R
e
s
i
s
t
e
n
z
a
1
R
2
8
.
2
k

R
e
s
i
s
t
e
n
z
a
1
R
3
R
3
R
e
s
i
s
t
e
n
z
a
1
R
1
,
B
1
0
k

R
e
s
i
s
t
e
n
z
a
1
R
1
,
A
1
k

R
e
s
i
s
t
e
n
z
a
1
R
5
1
2
k

R
e
s
i
s
t
e
n
z
a
2
R
F
1
.
5
k

R
e
s
i
s
t
e
n
z
a
2
R
F
Q
1
5
k

R
e
s
i
s
t
e
n
z
a
1
R
6
1
0
0
k

R
e
s
i
s
t
e
n
z
a
1
R
7
3
3
0
k

R
e
s
i
s
t
e
n
z
a
2
R
Z
Q
5
6
k

R
e
s
i
s
t
e
n
z
a
2
R
B
4
.
7
k

R
e
s
i
s
t
e
n
z
a
2
R
B
B
1
5
.
6
k

R
e
s
i
s
t
e
n
z
a
1
R
B
B
2
4
.
7
k

:
5
k

R
e
s
i
s
t
e
n
z
a
1
R
B
B
3
3
.
3
k

R
e
s
i
s
t
e
n
z
a
1
R
P
5
.
6
k

R
e
s
i
s
t
e
n
z
a
2
R
E
1
0
0

R
e
s
i
s
t
e
n
z
a
2
R
S
1

R
e
s
i
s
t
e
n
z
a
2
R
B
S
3
.
9
k

C
a
p
a
c
i
t
`a
1
C
i
3
.
3
n
F
C
a
p
a
c
i
t
`a
1
C
4
6
8
p
F
C
a
p
a
c
i
t
`a
2
C
Z
6
8
0
n
F
C
a
p
a
c
i
t
`a
1
C
B
B
1

F
C
a
p
a
c
i
t
`a
1
C
6
1
0
0
n
F
C
o
m
p
o
n
e
n
t
e
Q
u
a
n
t
i
t
`a
S
i
m
b
o
l
o
V
a
l
o
r
e
C
a
p
a
c
i
t
`a
1
C
7
1
0
0
n
F
C
a
p
a
c
i
t
`a
1
C
A
1
0
0
n
F
C
a
p
a
c
i
t
`a
1
C
A
p
o
l
2
2
0

F
C
a
p
a
c
i
t
`a
6
C
S
1
0
0
n
F
C
a
p
a
c
i
t
`a
1
C
S
p
o
l
1
0
0

F
D
i
o
d
o
2
D
L
1
N
4
1
4
8
D
i
o
d
o
2
D
1
1
N
5
8
1
9
D
i
o
d
o
2
D
2
1
N
5
8
1
9
D
i
o
d
o
1
D
3
1
N
5
8
1
9
D
i
o
d
o
2
D
O
1
N
5
8
1
9
S
h
u
n
t
R
e
g
.
2
D
Z
L
M
4
0
4
0
A
I
Z
-
4
.
1
O
p
t
o
i
s
o
l
a
t
o
r
e
2
o
p
t
o
H
C
N
W
4
5
6
2
T
r
a
n
s
i
s
t
o
r
1
Q
B
B
1
P
B
S
S
4
0
2
1
P
Z
T
r
a
n
s
i
s
t
o
r
1
Q
B
B
2
P
B
S
S
4
0
2
1
N
Z
T
r
a
n
s
i
s
t
o
r
1
Q
B
B
3
M
P
S
8
0
9
9
T
r
a
n
s
i
s
t
o
r
1
Q
1
M
P
S
8
0
9
9
T
r
a
n
s
i
s
t
o
r
1
Q
2
M
J
E
1
5
0
3
0
T
r
a
n
s
i
s
t
o
r
1
Q
3
M
J
E
1
5
0
3
1
T
r
a
n
s
i
s
t
o
r
1
Q
4
M
P
S
8
5
9
9
T
r
a
n
s
i
s
t
o
r
1
Q
C
,
p
M
P
S
8
5
9
9
T
r
a
n
s
i
s
t
o
r
1
Q
C
,
n
M
P
S
8
0
9
9
T
r
a
n
s
i
s
t
o
r
1
Q
S
,
p
M
P
S
8
5
9
9
T
r
a
n
s
i
s
t
o
r
1
Q
S
,
n
M
P
S
8
0
9
9
O
p
-
a
m
p
3
O
P
A
M
P
T
L
0
8
1
D
i
s
s
i
p
a
t
o
r
e
1
-
3

C
/
W
68 CAPITOLO 3. OTTIMIZZAZIONE & RISULTATI
3.2 Misure sul circuito nale
In questo paragrafo sono riportate le misure del circuito ottenuto dopo gli interventi descritti
nella sezione 3.1.
3.2.1 Risposta al gradino di tensione
Le gure 6 e 7 presentano la risposta al gradino di tensione dellamplicatore con il ltro di
ingresso scollegato e carico nominale di uscita di 50.
La risposta in uscita risulta simmetrica e priva di oscillazioni. La massima velocit` a di va-
riazione della tensione di uscita risulta circa 20V/s, tale valore permette di affermare che
lamplicatore non manifesta slew rate per segnali sinusoidali in banda, per i quali la massi-
ma dv/dt ` e circa 8V/s, comportamento conforme alle speciche. Limplicazione potrebbe
non essere vera qualora si applicassero in ingresso allamplicatore segnali ad onda quadra di
ampiezza nominale (4.8V
p-p
) ltrati con un ltro passa basso del primo ordine di frequenza di
taglio f
t
= 50kHz, per i quali la dv/dt ` e circa 15V/s.
Analizzando pi ` u nel dettaglio gli andamenti di gura 6, negli istanti successivi al fronte
di ingresso loperazionale muove la sua uscita con pendenza costante, mentre la velocit` a di
variazione della tensione di uscita aumenta gradualmente, in maniera non abbastanza rapida da
poter seguire lingresso v
F
. In seguito luscita delloperazionale raggiunge il limite imposto
dalla tensione di alimentazione e satura. A questo punto luscita v
OUT
aumenta con pendenza
costante, poich e costante ` e la corrente fornita ai diodi LED degli optoisolatori. Inne il livello
del segnale di uscita riporta il sistema ad operare in modo lineare: loperazionale di ingresso
riprende il controllo del segnale v
F
e luscita v
OUT
tende circa esponenzialmente al valore nale.
Si osserva in particolare che, in modo approssimativo, negli intervalli nei quali v
F
presenta
pendenza costante, il segnale v
OUT
presenta pendenza crescente linearmente, mentre negli in-
tervalli nei quali v
F
` e costante, il segnale v
OUT
ha pendenza costante. Lanalogia che emerge
` e quella della carica a corrente impressa di una capacit` a, dove la corrente ` e proporzionale alla
tensione v
F
. Nel caso in esame la capacit` a potrebbe essere quella equivalente vista tra il nodo B
e massa, la corrente impressa v
F
/R
F
CTR
HF
e la tensione sulla capacit` a pari a v
OUT
. Dal mo-
dello che risulta, il primo tratto dellandamento di v
OUT
avrebbe andamento parabolico mentre
il secondo tratto andamento rettilineo.
Pertanto risulta che lo slew rate del sistema ` e limitato in primo luogo dallo slew rate dello-
perazionale di ingresso, ed eventualmente dai parametri di progetto che determinano la massima
corrente di comando dei diodi LED degli optoisolatori.
Lutilit` a dello studio della gura 6 sta nellaver individuato le cause che limitano le pre-
stazioni del circuito. A questo punto, ad esempio, si pu` o affermare che un miglioramento
in termini di slew rate dellamplicatore pu` o essere ottenuto scegliendo stadi di ingresso con
maggior slew rate (e.g., operazionale con SR maggiore o modica del tipo di stadio di ingres-
so) e dimensionando il circuito afnch e pi ` u corrente possa essere fornita ai diodi LED degli
optoisolatori.
3.2.2 Risposta allonda quadra con bias
Al ne di testare la stabilit` a del circuito per ogni punto operativo si ` e impiegato il circuito
proposto in [1], il cui, pittoresco, schema di principio ` e riportato in gura 9.
I risultati ottenuti dalle misure effettuate sul circuito sono riportati in gura 8. Il test con-
ferma che le caratteristiche di stabilit` a dellamplicatore si mantengono invariate sopra tutto
3.2 Misure sul circuito nale 69
2 1 0 1 2 3 4 5 6
x 10
6
20
10
0
10
20
2 1 0 1 2 3 4 5 6
x 10
6
0.5
0
0.5
1
1.5
2
2.5
3
x 10
7
Tensione di ingresso (x10 V)
Tensione al nodo F (V)
Tensione di uscita (V)
Derivata di ingresso (V/s)
Derivata al nodo F (V/s)
Derivata di uscita (V/s)
Tempo (s)
Tempo (s)
Figura 6: Risposta al gradino con carico nominale 50: dettaglio con saturazione. In alto gli andamenti
nel tempo dei segnali misurati; in basso, per la stima dello slew rate, le derivate dei segnali
misurati
1.6 1.8 2 2.2 2.4 2.6 2.8 3 3.2 3.4
x 10
5
15
10
5
0
5
10
15
1.6 1.8 2 2.2 2.4 2.6 2.8 3 3.2 3.4
x 10
5
2
1
0
1
2
x 10
7
Tensione di ingresso (V)
Tensione al nodo F (V)
Tensione di uscita (V)
Derivata di ingresso (V/s)
Derivata al nodo F (V/s)
Derivata di uscita (V/s)
Tempo (s)
Tempo (s)
Figura 7: Risposta allonda quadra con carico nominale 50. In alto gli andamenti nel tempo dei segnali
misurati; in basso, per la stima dello slew rate, le derivate dei segnali misurati
70 CAPITOLO 3. OTTIMIZZAZIONE & RISULTATI
RF
V
IN
R1
LOAD
CF
RI
V
O

+ V
S
V
S
R2
ADDED FOR STABILITY TESTING
f = 10Hz
+
+
(V
IN
TO SWEEP V
O
)
(V
IN
FOR 100 mV V
O
)
f = 10KHz
R1//R2 > R
IN
0
100mV p-p SQUARE WAVE
DRAWN OUT OF SCALE FOR
CLARITY
V
O
+Vs
t
Vs
Figura 8: Circuito di principio per la misura della risposta allonda quadra con bias sinusoidale (R
L
=
50) [1]
4 4.5 5 5.5 6 6.5 7 7.5 8 8.5 9
x 10
3
25
20
15
10
5
0
5
10
15
20
25
Tempo (s)
T
e
n
s
i
o
n
e

(
V
)

Tensione di uscita (V)
Tensione di ingresso (V)
Tensione al punto F (V)
Figura 9: Risposta allonda quadra con bias sinusoidale
il range dei punti operativi ammessi poich e la risposta ad ogni gradino di tensione ` e priva di
sovraelongazioni ed ` e simile alle altre.
3.2.3 Misura della distorsione armonica
In gura 10 si riporta lanalisi in frequenza fornita dalloscilloscopio mediante il comando FFT.
Il segnale in ingresso allamplicatore ` e una sinusoide di ampiezza

21.0V e frequenza 20kHz


generata dal generatore di segnali.
Si pu` o osservare come lampiezza delle armoniche non var sensibilmente nella decade in
esame.
3.2 Misure sul circuito nale 71
0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2
x 10
5
120
100
80
60
40
20
0
20
Frequenza (Hz)
T
e
n
s
i
o
n
e

(
d
B
V
)

Figura 10: Analisi in frequenza del segnale di uscita dellamplicatore (R
L
= 50)
3.2.4 Misura della massima escursione del segnale di uscita
In gura 11 si riporta landamento del segnale di ingresso v
IN
, del segnale di uscita v
OUT
e del
segnale v
F
in uscita dallamplicatore operazionale quando lingresso ` e unonda triangolare di
ampiezza 3V
0-p
. Lo scopo della misura ` e di rilevare il range di valori ottenibili alluscita v
OUT
quando il carico ` e quello nominale di 50.
Dalla gura si misura una massima tensione di uscita pari a 24.5V ed una minima tensione
di uscita di 24.8V, in accordo alle speciche.
Nella stessa gura ` e anche riportato landamento della derivata del segnale di uscita rispetto
al segnale v
F
in uscita dalloperazionale. La grandezza v
OUT
/v
F
calcolata si pu` o ritenere
una stima del guadagno differenziale in continua della parte di circuito tra il nodo F e lusci-
ta. Linformazione che si ottiene dalla derivazione pu` o essere utile per determinare quando il
circuito inizia a presentare il fenomeno del clipping dello stadio di uscita, al quale corrisponde
una riduzione della v
OUT
/v
F
. Considerando un segnale in modulo crescente nel tempo, lo
stadio di uscita nel passaggio tra il funzionamento normale al funzionamento in stato di clipping
presenta una riduzione di guadagno e successivamente, passato in stato di clipping, il guadagno
si annulla. Di conseguenza ` e condotto verso il clipping anche lamplicatore operazionale di
ingresso. Queste fasi si riscontrano nella gura 11.
La derivazione v
OUT
/v
F
evidenzia inoltre che il ramo positivo di amplicazione offre
maggiore guadagno rispetto a quello negativo. Questa non simmetria ` e fonte di distorsione
per segnali bipolari e pu` o richiedere una correzione, qualora il suo impatto sulla distorsione
armonica totale misurata in uscita sia rilevante rispetto agli altri contributi.
72 CAPITOLO 3. OTTIMIZZAZIONE & RISULTATI
0.02 0.015 0.01 0.005 0 0.005 0.01 0.015 0.02
20
10
0
10
20
0.02 0.015 0.01 0.005 0 0.005 0.01 0.015 0.02
1
0
1
2
3
4
5
6
Tempo (s)
24.5 V
-24.8 V
T
e
n
s
i
o
n
e

(
V
)
Tensione di uscita
Tensione
di
ingresso
Tensione al punto F
Figura 11: Risposta allonda triangolare per la caratterizzazione della dinamica di uscita con carico no-
minale di 50. In alto gli andamenti nel tempo delle tensioni ai nodi signicativi del circuito;
in basso il guadagno differenziale tra luscita v
OUT
e il segnale v
F
alluscita delloperazionale
0.02 0.01 0 0.01
20
10
0
10
20
0.02 0.01 0 0.01
30
28
26
0.02 0.01 0 0.01
4.5
4
3.5
3
Tempo (s)
Tensione di alimentazione (V)
Tensione di riferimento -Vz (V)
Corrente di uscita (x25 A)
Tensione di uscita (V)
T
e
n
s
i
o
n
e

(
V
)
T
e
n
s
i
o
n
e

(
V
)
T
e
n
s
i
o
n
e

(
V
)
609 mA
Ritardo scarica
capacit Cz
Figura 12: Effetto del circuito di limitazione della corrente di uscita (R
L
= 25)
3.2 Misure sul circuito nale 73
3.2.5 Verica del funzionamento del circuito di limite di corrente
In gura 12 si riportano le forme donda relative alla reazione del circuito di limite di corrente
(gruppo Q
S
, R
BS
e R
S
, in gura 5) quando la corrente erogata in uscita eccede il valore massimo
previsto I
LIM
.
Nella gura 12 le tracce blu e magenta rappresentano il segnale di tensione di uscita v
OUT
e la corrente in uscita i
OUT
, rispettivamente; la traccia azzurra la tensione al collettore del
transistor Q
S,n
, la traccia verde la tensione di alimentazione V
A
della barra negativa e la traccia
rossa la tensione ai capi del regolatore di tensione D
Z
che genera il riferimento V
Z
.
La misura rivela che il comportamento del circuito di limite ed i suoi effetti sono conformi
a quanto previsto in fase di progetto. In particolare, in funzionamento normale la tensione V
Z
si mantiene costante, pari a circa 4.1V, anche a fronte di variazioni della tensione di alimen-
tazione, della tensione al nodo B e della corrente erogata in uscita; invece, quando la corrente
erogata in uscita risulta sufcientemente maggiore della corrente massima indicata dalle speci-
che, il transistor Q
S
realizza tra collettore ed emettitore una resistenza equivalente che tende
a ridurre la tensione V
Z
e quindi a spegnere luscita delloptoisolatore ed il relativo buffer di
corrente che alimenta. Leffetto ` e una riduzione del contributo al nodo B da parte del ramo
positivo tale da mantenere la tensione ai capi di R
S
, in questa condizione, circa uguale a V
BE
,
cio` e i
O
=V
BE
/R
S
cost.
Inne, esaminando pi ` u nel dettaglio la traccia blu relativa al segnale di uscita si distingue
della dinamica introdotta dal circuito di limite, evidenziata nella gura 12. Tali andamenti
sono dovuti al fatto che la tensione V
Z
non pu` o cambiare istantaneamente per via della graduale
accensione del transistor Q
S
, della corrente in eccesso rispetto a quella effettivamente necessaria
al funzionamento di D
Z
e della presenza della capacit` a di ltro C
Z
; si deve agire su questi tre
aspetti se si volesse ridurre il ritardo dintervento del circuito di protezione.
3.2.6 Test in corto circuito
La gura 13 riporta le forme donda rilevate quando luscita dellamplicatore ` e chiusa in corto
circuito.
1
Con il test si ` e voluto riprodurre una condizione estrema che, secondo gli obiettivi
in fase di progetto, il circuito implementato deve gestire escludendo il rischio di danneggiare
permanentemente i propri componenti.
Inoltre, alla situazione di corto circuito in uscita corrisponde per lamplicatore in oggetto
la situazione di massima potenza dissipata dai transistor nali di potenza, cio` e massimo stress
termico per lo stadio di uscita. Impiegando le informazioni di gura 13, la potenza dissipata
dallo stadio nale si pu` o stimare pari a circa V
A
I
LIM
18W ed ` e erogata dai due transistor Q
O
,
che agiscono da sorgenti di calore. Giunti a regime termico con temperatura dellambiente di
28.8

C, la temperatura misurata alle alette di collettore dei transistor Q


O
` e 83

C e la corrente
di quiescenza I
QO
= 0.98mA.
1
Per la misura si deve appurare che in ogni istante le correnti misurate non possano danneggiare la sonda
di corrente con la quale si misura la corrente di carico. In questo caso, per quanto riguarda il valore medio
della corrente misurata quella misurata ` e pi` u di un ordine di grandezza inferiore alla corrente efcace misurabile
dalla sonda; per quanto riguarda il valore di picco invece, si pu` o stimare che la massima corrente erogabile, per
brevissimi istanti, dal circuito non pu` o essere maggiore di V
A
/(R
S
+R
C
) 23A, che ` e il 23% inferiore al valore
massimo di picco sopportabile dalla sonda di corrente (I
Max
pk
= 30A). Ma nel circuito, in effetti, le impedenze dei
collegamenti e le impedenze di contatto e il circuito di protezione dai corto circuiti riducono la massima corrente
transitoria di picco erogabile dalluscita dellamplicatore.
74 CAPITOLO 3. OTTIMIZZAZIONE & RISULTATI
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035
25
20
15
10
5
0
5
10
15
20
25
Tempo (s)

Tensione di uscita (x2000 V)
Tensione di ingresso (x100 V)
Corrente di uscita (x10 A)
Tensione al punto F (V)
Figura 13: Andamenti con uscita in corto circuito
Da questa misura ` e anche possibile valutare una stima della resistenza termica tra le alette
di collettore dei transistor e lambiente:
T
C
T
A
= P
diss
(
CHS
/2+
HSA
)
83

C28.8

C
18W
3

C/W, (3.3)
in difetto rispetto ai valori nominali di tabella 2.2. La discrepanza del risultato ` e giusticabile
dal fatto che un gran numero di fattori non controllati, e nemmeno qui quanticati, determina-
no le grandezze che si vogliono stimare, in pi ` u, gli errori nella misura, i modelli e il metodo
mediante il quale si vuole pervenire ad una stima della resistenza termica non sono accurati.
2
3.2.7 Prova termica
Nella sezione 2.5 sono riportate le analisi e le valutazioni che hanno portato al dimensionamento
del circuito termico. Lobiettivo che si intendeva ottenere sulla base dei risultati dello studio era
di comprendere le interazioni tra gli aspetti termici e gli aspetti elettrici e, qualora possibile,
limitare la sensibilit` a della corrente di quiescenza dello stadio di uscita rispetto alla temperatura
dei dispositivi dello stadio.
In tabella 3.3 sono registrati i valori di temperatura e di corrente di quiescenza dello stadio
nale di uscita rilevati successivamente al raggiungimento di uno stato di regime della tempe-
ratura dellelemento di dissipazione, processo avvenuto in t < 0. Leccitazione impiegata per
ottenere la dissipazione di calore ` e un segnale ad onda quadra di ampiezza tale da attivare il
circuito di limitazione della corrente di uscita quando in uscita ` e collegato un carico resistivo
2
Relativamente alla misura in oggetto, un fattore che inuenza sensibilmente quanto ottenuto ` e la velo-
cit` a dellaria, dato che il luogo dove sono state effettuate le misure presenta un sistema di ventilazione e di
condizionamento dellaria.
3.2 Misure sul circuito nale 75
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035
20
15
10
5
0
5
10
15
20
Tempo (s)
A
m
p
i
e
z
z
e
Sollecitazione Prova Termica
Tensione di ingresso (V)
Tensione nodo F (V)
Tensione sul carico (V)
Corrente di carico (x10 A)
Figura 14: Forme donda delle tensioni in sollecitazione termica (R
L
= 20)
con resistenza R
L
= 20. Per resistenze di uscita inferiori a:
V
A
2I
LIM
, (3.4)
che nel caso in esame risulta 30, si ha che la massima dissipazione nei transistor nali
di potenza avviene quando la corrente di uscita ` e quella massima, cio` e quando il circuito di
limitazione della corrente ` e attivo.
La gura 14 illustra gli andamenti dei segnali rilevati nel circuito durante la fase di
riscaldamento dei componenti dello stadio di uscita e del dissipatore.
Dai dati rilevati ` e possibile estrarre mediante interpolazione il valore della costante di tem-
po equivalente della temperatura dei collettori dei transistor nali di potenza. Questa risulta

T
376s.
Tabella 3.3: Andamenti rilevati della temperatura al collettore dei transistor di uscita e della corrente in
quiescenza alla temperatura ambiente di 28.8

C.
Tempo Temperatura Corrente
(s) (

C) (mA)
0 75.0 1.20
60 64.4 1.52
100 61.2 1.59
140 59.7 1.64
200 58.9 1.71
260 56.1 1.78
320 54.0 1.84
380 51.3 1.90
76 CAPITOLO 3. OTTIMIZZAZIONE & RISULTATI
3.3 Strumentazione impiegata
In tabella 3.4 lelenco della strumentazione impiegata per le misure riportate nel presente
capitolo.
Tabella 3.4: Strumentazione impiegata
Strumento Produttore Modello
Alimentatore 30V Instek GPS-4303
Multimetro Agilent U1241A
Oscilloscopio Agilent MSO-X 3054A
Generatore di funzioni Instek GFG-8215
Current Probe Agilent 1147A
Termocoppia tipo K - -
Capitolo 4
Conclusioni
Lattivit` a di progettazione svolta ha portato alla realizzazione di un amplicatore in classe AB
con driver optoisolato. Le immagini del prototipo sono riportate in gura 1 e gura 2.
Le misure sul prototipo hanno dimostrato la rispondenza alle speciche del circuito proget-
tato. In particolare, le prestazioni misurate dellamplicatore soddisfano, con del margine, le
speciche assegnate, reperibili in tabella 1.
Per quanto riguarda altre gure di merito dellamplicatore:
X si ` e rilevata assenza di slew-rate per segnali di ingresso variabili entro il range 2.4V,
X si ` e misurata una distorsione armonica in risposta allonda sinusoidale a piena ampiez-
za in condizioni nominali (i.e., v
IN
= 2.4Vsin(2f
in
t) e R
L
= 48) pari a 0.04% con
f
in
= 1kHz, 0.4% con f
in
= 20kHz e 1.4% con f
in
= 50kHz,
X si ` e rilevato un comportamento in accordo con lo studio teorico circa il metodo di compen-
sazione della corrente di polarizzazione dei transistor di uscita al variare della temperatura
degli stessi. Laccoppiamento termico tra il circuito di polarizzazione dei transistor dello
stadio di uscita e dei transistor nali di potenza limita le variazioni della corrente di po-
larizzazione dello stadio di uscita a fronte di un aumento della temperatura dei transistor
nali di potenza, non portando n e a thermal runaway n e ad un funzionamento in classe B
in seguito allo spegnimento della polarizzazione per sovra-compensazione.
Per limpostazione scelta le criticit` a del progetto si individuano nei seguenti punti:
X specica sulla dissipazione a riposo: essendo lamplicatore in oggetto in grado di ge-
stire potenze contenute, la specica sulla potenza massima dissipabile a riposo, fornita
in percentuale rispetto alla potenza massima di uscita, costringe ad operare i dispositivi a
basse correnti;
X introduzione nella catena di amplicazione di dispositivi optoisolatori ne rallentano la
dinamica rendendo difcoltoso il progetto di un metodo di compensazione che permetta
il controllo della tensione di uscita anche a frequenze elevate.
In ogni caso, lo studio effettuato sulle relazioni analitiche e sullistanza di realizzazione pro-
posta delloggetto descritto dalle speciche, rappresentano un punto di partenza per ulteriori
miglioramenti. Ci si aspetta notevoli miglioramenti in termini di distorsione con la riduzione
delle non linearit` a dello stadio di uscita dovute ai diodi di feedforward, ad esempio mediante
lapplicazione di retroazione locale o di una tecnica di correzione di errore per lo stadio. Ulterio-
ri beneci si possono trarre dallo studio di diverse tecniche di compensazione dellamplicatore
che consentano di aumentare la banda di controllo della tensione di uscita.
77
78 CAPITOLO 4. CONCLUSIONI
Nello svolgimento del progetto si ` e avuto modo di osservare il concretizzarsi del proces-
so di progetto descritto nellIntroduzione della presente relazione e illustrato in gura 1. In
particolare, tale processo ha avuto luogo per il dispositivo completo, il cui schema a blocchi ` e
rappresentato in gura 1, e poi per ogni blocco di cui ` e costituito lamplicatore. Nondimeno,
si ` e osservato che il medesimo processo ` e stato applicato durante le sue stesse fasi, cio` e lo si
` e applicato in modo ricorsivo. Un esempio pu` o essere il progetto dei modelli impiegati nel
progetto dellamplicatore.
Lesperienza ha dato modo di comprendere in modo pi ` u preciso il signicato tecnico del
termine progettazione.
79
Figura 1: Prototipo Amplicatore in Classe AB con Driver Optoisolato: top view
Figura 2: Prototipo Amplicatore in Classe AB con Driver Optoisolato: bottom view
80 CAPITOLO 4. CONCLUSIONI
Appendice A
Cenni sulla Correzione di Errore
Le non linearit` a e i difetti dellamplicatore, senza considerare gli effetti beneci della retroa-
zione, dovrebbero essere considerate e corrette sulla base della comprensione dei fenomeni che
le originano, giungendo per questa via a modi di correzione che sono tipicamente semplici,
precisi ed efcaci. Fatto ci ` o, se necessari ulteriori incrementi delle prestazioni, ` e possibile con-
siderare delle tecniche che sfruttano dispositivi attivi del circuito, eventualmente gi` a presenti,
per attuare delle correzioni che sono funzione degli effetti di quei fenomeni le cui cause di
origine non si sono potute eliminare con il precedente studio.
Lapplicazione consapevole di questo secondo modo di procedere richiede ulteriori studi e
valutazioni perch e le correzioni attuate raggiungono lobiettivo di sopprimere lerrore al punto
di osservazione innescando nuovi fenomeni, calcolati afnch e i loro effetti compensino quelli
che non si vogliono osservare.
In seguito ` e presentata una tecnica di correzione di errore, proposta da Hawksford [6], di
cui si sono pensate, e valutate in simulazione, delle applicazioni al caso in esame.
A.1 Descrizione della tecnica di correzione di errore alla
Hawksford
La tecnica di compensazione proposta da Hawksford, a cui faremo riferimento con lacronimo
HEC, Hawksford Error Compesation, ` e rappresentata dallo schema a blocchi in gura 1.
Figura 1: Tecnica di correzione HEC
81
82 APPENDICE A. CENNI SULLA CORREZIONE DI ERRORE
Essa ha lobiettivo di annullare gli errori introdotti nel percorso di amplicazione, compen-
diati nella variabile (x), sommando allingresso x lerrore . Il metodo, ponendo K = 1, porta
ad avere in uscita il segnale x amplicato di 1/.
Il risultato lo si pu` o ritrovare anche riarrangiando lo schema a blocchi di gura 1 in quello di
gura 2, nel quale ` e evidenziato lanello in retroazione rigenerativa che porta la catena diretta di
amplicazione ad avere guadagno innito e di conseguenza errore di uscita nullo per il sistema
retroazionato dal blocco .
Figura 2: Schema HEC con evidenziato lelemento a retroazione rigenerativa
Rispetto ad altre tecniche di correzione di errore, ad esempio rispetto alla tecnica di feedfor-
ward, che rappresenta il duale della HEC, quella proposta da Hawksford presenta il vantaggio
di avere i blocchi di generazione della correzione che si interfacciano verso lingresso di segna-
le, e non verso luscita, alla quale ` e tipicamente necessario interfacciarsi con driver in grado di
operare ad ampi segnali e con alte tensioni e/o correnti.
Considerazioni sulla stabilit` a Limplementazione della tecnica HEC, come visibile in gura
2, introduce della retroazione e possono essere necessarie delle valutazioni relative alla stabilit` a
del sistema ad anello chiuso.
Ad esempio, come illustrato in gura 1, supponendo il blocco somma realizzato con un
sommatore con funzione di trasferimento del tipo:
K(s) =
1
1+s
K
, (A.1)
e il blocco A di amplicazione con funzione di trasferimento del tipo:
A(s) =
A
0
1+s
A
, (A.2)
il guadagno danello valutato al punto indicato in gura 2 risulta:
T
hw
=
A
0

_
1s

A
A
0

_
(1+s
A
) (1+s
K
)
, (A.3)
dallosservazione del quale emerge che, come si era previsto, esistono delle condizioni da veri-
care afnch e la correzione HEC non dia luogo ad instabilit` a, o scarsa stabilit` a, anche in casi
semplici come il considerato, nel quale il processo e la rete di somma presentano un singolo
A.2 Applicazioni valutate 83
polo. Daltra parte, ` e pur vero che sia lo zero a parte reale negativa, sia il polo 1/
K
possono
in effetti inuenzare poco le caratteristiche di stabilit` a del sistema proposto dato che entrambi
possono essere situati ad alta frequenza, il primo per leffetto della retroazione e il secondo
poich e per il sommatore non ` e difcile soddisfare la condizione
K
<<
A
.
A.2 Applicazioni valutate
Sono state pensate delle applicazioni di tecniche di correzione di errore al circuito dellam-
plicatore in oggetto al ne di ridurre la distorsione residua dopo la fase di ottimizzazione.
Di seguito si riporta la descrizione dei corrispondenti circuiti di correzione e i risultati delle
valutazioni al simulatore.
Correzione di errore applicata allo stadio di uscita. In gura 3 ` e riportato lo schema elettri-
co di una possibile implementazione di una tecnica di correzione di errore sullo stadio di uscita:
la essibilit` a dello stadio moltiplicatore di V
BE
a due transistor permette di realizzare in modo
diretto il blocco di confronto con il segnale di riferimento di ingresso e di somma della correzio-
ne dellerrore. In particolare, il confronto viene realizzato dai transistor Q
5
e Q
6
la cui tensione
v
be
` e proporzionale alla differenza tra luscita v
out
e lingresso v
in
, lerrore rappresentato da
questa differenza viene aggiunto allingresso dello stato di uscita al segnale v
in
.
Leffetto della correzione ` e riportato in gura 4, nella quale ` e rappresentato il segnale di
uscita dallo stadio con e senza la connessione AA

. La connessione AA

porta da una riduzione


della distorsione misurata alluscita v
OUT
di circa un ordine di grandezza.
Correzione di errore applicata allo stadio di isolamento ottico e stadio di uscita. In gura
5 ` e riportato lo schema elettrico del circuito che pu` o essere impiegato per limplementazione
di una tecnica di correzione di errore che comprende lo stadio di isolamento ottico e di uscita.
Il circuito calcola la differenza tra il segnale v
F
ed il segnale di uscita v
OUT
, opportunamente
scalati, ottenendo il segnale di errore. Il segnale di errore viene quindi sommato alle correnti
che comandano i LED degli optoisolatori.
Questa tecnica, che comprende pi ` u stadi e non si limita a correggere lerrore dove si ori-
gina, cio` e nello stadio di uscita, porta la distorsione armonica totale del segnale v
OUT
ad un
terzo rispetto a quella che si misura senza il circuito di correzione (THD=3% senza correzione,
THD=1.1% con correzione).
IN- P optodriver
IN- N optodriver
Figura 5: Circuito di correzione di errore
84 APPENDICE A. CENNI SULLA CORREZIONE DI ERRORE
+Va_+30V
-Va_-30V
0
R4
1k
R2
1k
D2
D1N4007
Rload
50
Q3
MPS8598
R7
100
Q2
MJE15030
R6
5.5k
R8
100
Q5
Q1
MPS8099
C2
1u
C1
1u
R3
8k
Q6
R1
5.6k
D1
D1N4007
1
R5
5.6k
Cload
1n
Q4
MJE15031
v_out
v_in
A A
v_in: sinusoide
5 V @ 50 kHz
Figura 3: Schema correzione di errore
Tempo
28us 32us 36us 40us 44us 48us 52us
V(v_out) V(v_out)
-5.0V
0V
5.0V
Tensione di Uscita Stadio di Potenza
T
e
n
s
i
o
n
e
AA connesso
AA non connesso
Figura 4: Risposta allonda sinusoidale dello stadio di uscita rispetto alla correzione di errore
Appendice B
Resistenza Termica di Interfaccia
Il contenuto dellappendice riporta delle nozioni che intendono impostare una corretta rappre-
sentazione dellinterfaccia tra due superci dal punto di vista del trasferimento del calore. In
merito ` e proposto un modello analitico e poi riportati una pratica di assemblaggio e una di co-
struzione dei dispositivi che possono essere apprezzate anche in seguito allanalisi del modello
stesso.
B.1 Modello termico di Antonetti e Yovanovich
Si consideri la situazione illustrata in gura 1, dove due superci sono mantenute una contro
laltra, e si voglia valutare leffetto dellinterfaccia sul trasferimento del calore tra le due. Se-
condo il modello termico proposto da Antonetti e Yovanovich [10] la conduttanza termica h
i
dellinterfaccia si pu` o scrivere come:
h
i
= h
c
+h
f
, (B.1)
dove h
c
tiene conto della conduttanza dovuta al contatto tra le due superci e h
f
tiene conto
della conduttanza dovuta al materiale che riempie gli interstizi tra le superci.
La conduttanza h
c
` e la conduttanza di contatto ed ` e data da:
h
c
= 1.25k
s
_
m

_
_
P
H
_
0.95
, (B.2)
dove k
s
` e la media armonica tra le conduttivit` a dei due materiali interfacciati, m ` e il valore
assoluto della pendenza media delle asperit` a delle superci, ` e il valore efcace delle asperit` a
delle superci, P la pressione del contatto e H ` e la durezza di microindentazione del materiale
pi` u morbido.
La conduttanza h
f
` e la conduttanza del riempimento ed ` e data dalla seguente relazione:
h
f
=
k
g
Y +M
, (B.3)
dove k
g
` e la conduttivit` a termica del materiale di riempimento, Y ` e il valore medio dello spes-
sore dellinterfaccia e M ` e un parametro che tiene conto della rarefazione del materiale di
riempimento nel caso fosse un gas.
La relazione riportata si pu` o rivelare difcile da applicare per ottenere stime accurate di ci` o
che modellizza, ma permette di capire quali parametri concorrono a determiare la resistenza
di contatto tra due superci e la sua sensibilit` a dagli stessi. Il vantaggio che si ritrova in fase
di progetto della sezione di smaltimento del calore ` e sapere orientare le scelte nella corretta
direzione.
85
86 APPENDICE B. RESISTENZA TERMICA DI INTERFACCIA
Materiale 1
Materiale 2
I
n
t
e
r
f
a
c
c
i
a
Figura 1: Situazione allinterfaccia tra due materiali. Il materiale 2 ` e il pi` u morbido.
B.2 Riscontri applicativi
Dal modello B.1, con le B.2 e B.3, e la rappresentazione graca 1 ` e possibile capire perch e
` e sufciente, e necessario, applicare solo una piccola quantit` a di thermal grease tra le super-
ci al ne della minimizzazione della resistenza termica di contatto, come sottolineato in [9]:
una eccessiva quantit` a di pasta conduttiva pu` o comportare degli accumuli e un aumento dello
spessore Y dellinterfaccia a causa del fatto della ridotta comprimibilit` a dello strato Y dovuto
alla rugosit` a delle superci. Dunque leffetto della pasta conduttiva da questo punto di vista
` e di riempire con materiale termicamente conduttivo (circa 10 volte pi ` u dellaria) gli interstizi
dovuti alla rugosit` a delle superci, dove queste sono parallele. Daltra parte il thermal grease
` e utile per riempire le eventuali regioni con lievi deformazioni, cio` e dove le superci sono, lo-
calmente, non parallele. Per questi casi i package di alcuni dispositivi presentano una rugosit` a
introdotta al ne di ridurre la resistenza di contatto, poich e il usso di calore, nel passaggio
package-grease-heatsink, vede ridotta la resistenza di contatto package-grease per effetto del-
laumentata supercie di contatto. In gura 2 ` e possibile osservare detta rugosit` a: i dispositivi
in gura 2a e gura 2c presentano una supercie rugosa mentre il dispositivo 2b presenta una
supercie liscia.
(a) Supercie rugosa (b) Supercie liscia (c) Supercie rugosa
Figura 2: Particolari delle superci di scambio di calore di alcuni dispositivi
Bibliograa
[1] Apex-Microtechnology, Application Note 19Stability for Power Operational Ampliers.
[2] Military Products Data Book, Burr Brown.
[3] B. Cordell, Designing Audio Power Ampliers. McGraw-Hill, 2010.
[4] J. Dibben, pax: a Power Amplier with Error Correction, Elektor Electronics, Tech.
Rep., 2008-05.
[5] P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analysis and Design of Analog
Integrated Circuits, 5th ed. Wiley, 2010.
[6] M. J. Hawksford, Distortion correction in audio power ampliers, Engineering, vol. 29,
no. 1, pp. 2730, 1981.
[7] M. Johnson, Photodetection and Measurement: Maximizing Performance in Optical
Systems, ser. McGraw-Hill Professional Engineering. McGraw-Hill, 2003, ch. 1.
[8] W. Jung, Op Amp applications handbook, ser. Analog Devices series. Newnes, 2004,
ch. 5.
[9] G. Kassakian, M. Schlecht, and G. Verghese, Principles Of Power Electronics. Addison-
Wesley, 1991, ch. 15, 16, 18, 25.
[10] A. Kraus and A. Bar-Cohen, Design and Analysis of Heat Sinks, ser. Wiley series in
thermal management of microelectronic & electronic systems. J. Wiley, 1995, ch. 1.
[11] T. Lee, The design of CMOS radio-frequency integrated circuits, 2nd ed. New York, NY,
USA: Cambridge University Press, 2004, ch. 8, 14.
[12] M. Lenz, S. Gunther, and U. Frohler, Thermal Resistance Theory and Practice. Inneon
Technologies AG, 2000.
[13] R. Middlebrook, Low-entropy expressions: the key to design-oriented analysis, in
Frontiers in Education Conference, 1991. Twenty-First Annual Conference. Engineering
Education in a New World Order. Proceedings., sep 1991, pp. 399 403.
[14] B. Oliver, Distorition in Complementary-Pair Class-B Ampliers, pp. 1116, Febbraio
1971.
[15] R. Remsburg, Thermal Design of Electronic Equipment. Abingdon: CRC Press, 2001.
[16] S. Ross, Calcolo delle probabilit` a, ser. Idee & strumenti. Apogeo, 2007.
87
88 BIBLIOGRAFIA
[17] A. S. Sedra and K. C. Smith, Microelectronic Circuits Revised Edition, 5th ed. New
York, NY, USA: Oxford University Press, Inc., 2007.
[18] D. Self, Audio power amplier design handbook, ser. Electronics & Electrical. Newnes,
2002.
[19] , Small Signal Audio Design. The Boulevard, Langford Lane, Kidlington, Oxford,
OX5 1GB, UK: Focal Press, Elsevier, 2010, pp. 140145.
[20] S. Sze and K. Ng, Physics of Semiconductor Devices, ser. Wiley-Interscience publication.
Wiley-Interscience, 2007, ch. 13.
[21] G. Tobey, J. Graeme, and L. E. Huelsman, Operational Ampliers, Design and
Applications, ser. Burr-Brown. McGraw-Hill, 1971, ch. 5.
[22] V. Vatch e, Fast analytical techniques for electrical and electronic circuits, C. U. Press,
Ed. Cambridge University Press, 2011.
[23] J. Williams, Analog Circuit Design: Art, Science, and Personalities. Butterworth-
Heinemann, 1991, ch. 13, pp. 101104.