SISTEMAS DE MICROPROCESADORES ING. OMAR ROSAS ALMNO.: FABIO AYALA COD.

: C2421-X

EL ESTNDAR RS-232. El nombre oficial del estndar es EIA/TIA-232-E y es un estndar completo, puesto que no slo especifica los niveles de voltaje y seal, sino que adems especifica la configuracin de pines de los conectores y una cantidad mnima de informacin de control entre equipos. Tambin especifica la forma y caractersticas fsicas de los conectores. Este estndar fue definido en 1962, antes de la lgica TTL, razn por la cul no utiliza los niveles lgicos de 5 volts y tierra. Un nivel alto a la salida del transmisor est definido como un voltaje entre +5 y +15 volts, mientras que un nivel bajo est definido como un voltaje entre -5 y -15 volts. La lgica del receptor fue diseada para permitir un nivel de ruido de 2 volts. As, un nivel alto para el receptor est definido en el rango +3 a +15 volts, mientras que un nivel bajo va desde los -3 a los -15 volts. Es importante notar que un nivel alto est representado por un valor lgico 0, histricamente llamado spacing (espacio), mientras que un nivel bajo representa un valor lgico 1, histricamente referenciado como marking (marca). Este estndar tambin define un mximo slew rate o mxima variacin de voltaje de 30[V/s] para evitar el crosstalk, que es la induccin de las seales que viajan por un cable en los cables adyacentes. Inicialmente, el estndar limitaba la velocidad de transferencia de datos a 20[kbps] (kilo bits por segundo). Actualmente los circuitos integrados soportan velocidades mucho mayores, de hasta 350[kbps], manteniendo el slew rate. La carga vista por el transmisor se especific en 3 a 7 [k]. En un principio se estableci un largo mximo del cable de 15 metros, pero luego fue modificado por la revisin D del estndar. sta especifica una maxima capacitancia de 2500[pF], en vez de establecer un largo mximo. As, el largo mximo depende de la capacitancia caracterstica del cable utilizado. El estndar estableci 4 grupos de seales: comn, datos, control y temporizamiento, sumando en total 24 seales. Tambin especifica un conector de 25 pines llamado DB25, el cul es capaz de incluir todas estas seales. Afortunadamente slo muy pocos equipos utiliza esta gran cantidad de seales. La mayora, adems de la seal de tierra de referencia, requiere slo 2 para datos y 2 para control, slo el par de datos. Estos ltimos suelen utilizar un conector DB9S, de 9 pines, el cul permite acomodar las mnimas seales utilizadas por equipos modernos. La figura a continuacin presenta las seales en un conector DB9. Este conector est visto desde fuera del computador. Las seales que apuntan hacia la derecha son seales que salen del computador, mientras que las que apuntan a la izquierda son entradas al computador. Las mnimas seales utilizadas en una comunicacin bidireccional son TD para transmitir datos y RD para recibir datos. Asimismo, si desea utilizarse control de flujo por hardware, se utilizan las seales RTS (peticin de transmisin) y CTS (habilitado para transmitir). El control de flujo impide que un transmisor rpido sature a un receptor lento. Normalmente el PC podr transmitir datos ininterrumpidamente, pero el equipo receptor puede ser ms lento y no alcanzar a procesar todos los datos que le enva el PC. La interfaz RS-232 est pensada para conectar un terminal de datos (DTE) a un equipo tipo modem, llamado equipo de datos de terminacin en circuito (DCE). El DCE es un equipo que hace la interfaz entre el DTE y el medio por el cul se transmitirn los datos. Un ejemplo de DCE es un modem, el cul hace de interfaz entre un PC y la lnea telefnica. Tambin pueden conectarse 2 DTE directamente a travs de un puerto RS-232. Para ello se emplea un cable denominado null-modem. Este cable es especial, ya que posee lneas de datos y control invertidas entre sus 2 conectores. A continuacin se muestra la conexin interna de un cable null-modem:

SISTEMAS DE MICROPROCESADORES ING. OMAR ROSAS ALMNO.: FABIO AYALA COD.: C2421-X

Las seales RTS y CTS tambin pueden utilizarse para establecer la direccin de comunicacin en un sistema half-duplex. Esto es necesario cuando se utilizan conversores RS-232 a RS-485, pues este tlimo utiliza un mismo par trenzado tanto para transmitir como para recibir, convirtindolo en un protocolo halfduplex. Diseo esquemtico: Existe un circuito integrado muy popular para hacer la conversin de lgica TTL de 5V a lgica RS-232 llamado MAX232. El chip incluye inversores, ya que un 0 lgico se transforma en un nivel alto en el lado RS232 y vice versa. Adems, el chip es alimentado con una fuente simple de +5 volts, y a travs de la conexin externa de 4 condensadores electrolticos de 1 10[F] (dependiendo del fabricante del chip) genera el voltaje necesario para la transmisin RS-232. Cada chip posee 2 drivers y 2 receptores, con lo cul pueden conectarse las 2 seales de datos y, de ser necesario, una seal de control de entrada y otra de salida. La versin de 3V del MAX232 se llama MAX3232. Existen tambin modelos similares de otros fabricantes, como el ST3232E, los cuales son compatibles pin a pin. Las principales ventajas del ST3232E sobre otros chips son: Voltaje de operacin de 3 a 5V. Velocidad de hasta 250kbps 15kV de proteccin electroesttica. Alta eficiencia, slo 300uA de alimentacin. No requiere condensadores electrolticos, slo cermicos de entre 0.047 y 0.47 [F], dependiendo del voltaje de alimentacin. Posee una configuracin de hardware para poder utilizar el mismo mdulo tanto en 3[V] como en 5[V], sin tener que cambiar los valores de los condensadores. Disponible en 4 tipos de empaque SMD y un empaque DIP. Este mdulo fue diseado para poder conectar un microcontrolador a cualquier equipo que utilice la interfaz RS-232 por medio de un cable serial tipo null-modem, con un conector DB9 comn. Los valores de los condensadores dependen del voltaje de alimentacin, como muestra la tabla a continuacin, extrada de la hoja de datos del fabricante. Para poder utilizar el mismo mdulo para microcontroladores de 3 y 5 volts, se eligi la configuracin de la ltima fila.

Utilizando 1 par driver/receptor para las seales de datos, queda otro par disponible para seales de control. Este par se conect a las seales RTS y CTS. El host pone la seal RTS en 1 cuando quiere enviar datos por el pin TD y luego espera a que el otro equipo le d el visto bueno, poniendo la seal CTS en 1 para iniciar la comunicacin. Por esto a los pines se les llam Req (Request) y Ack (acknowledged), respectivamente. Si no se usan estas seales, es recomendable puentear el pin Req con el pin Ack, puesto que el otro extremo puede necesitar estas seales para funcionar adecuadamente. As, cuando el otro extremo ponga RTS en 1, indicando que desea transmitir, automticamente se pondr CTS en 1, indicando que puede iniciar la transmisin. De lo contrario el otro extremo estar esperando en vano que el CTS se ponga en 1. Por esta misma razn, se han puenteado las seales DCD, DSR y DTR, ya que se necesitara un 2 chip y otros 4 condensadores para poder acceder a estas seales, las cuales difcilmente sern de utilidad en el laboratorio y slo aumenta innecesariamente el costo de cada mdulo.

Comunicacin IC
IC es un bus de comunicaciones en serie. Su nombre viene de Inter-Integrated Circuit (Inter-Circuitos Integrados). La versin 1.0 data del ao 1992 y la versin 2.1 del ao 2000, su diseador es Philips. La velocidad es de 100 kbit/s en el modo estndar, aunque tambin permite velocidades de 3.4 Mbit/s. Es un bus muy usado en la industria, principalmente para comunicar microcontroladores y sus perifricos en

SISTEMAS DE MICROPROCESADORES ING. OMAR ROSAS ALMNO.: FABIO AYALA COD.: C2421-X

sistemas integrados (Embedded Systems) y generalizando ms para comunicar circuitos integrados entre si que normalmente residen en un mismo circuito impreso. La principal caracterstica de IC es que utiliza dos lneas para transmitir la informacin: una para los datos y por otra la seal de reloj. Tambin es necesaria una tercera lnea, pero esta slo es la referencia (masa). Como suelen comunicarse circuitos en una misma placa que comparten una misma masa esta tercera lnea no suele ser necesaria. Las lneas se llaman: SDA: datos SCL: reloj GND: tierra

Las dos primeras lneas son drenador abierto, por lo que necesitan resistencias de pull-up. Los dispositivos conectados al bus IC tienen una direccin nica para cada uno. Tambin pueden ser maestros o esclavos. El dispositivo maestro inicia la transferencia de datos y adems genera la seal de reloj, pero no es necesario que el maestro sea siempre el mismo dispositivo, esta caracterstica se la pueden ir pasando los dispositivos que tengan esa capacidad. Esta caracterstica hace que al bus IC se le denomine bus multimaestro. Las transacciones en el bus I2C tienen este formato: | start | A7 A6 A5 A4 A3 A2 A1 | R/W | ACK | ... DATA ... | ACK | stop | idle | El bus esta libre cuando SDA y SCL estn en estado lgico alto. En estado bus libre, cualquier dispositivo puede ocupar el bus IC como maestro. El maestro comienza la comunicacin enviando un patrn llamado "start condition". Esto alerta a los dispositivos esclavos, ponindolos a la espera de una transaccin. El maestro se dirige al dispositivo con el que quiere hablar, enviando un byte que contiene los siete bits (A7-A1) que componen la direccin del dispositivo esclavo con el que se quiere comunicar, y el octavo bit (A0) de menor peso se corresponde con la operacin deseada (L/E), lectura=1 (recibir del esclavo) y escritura=0 (enviar al esclavo). La direccin enviada es comparada por cada esclavo del bus con su propia direccin, si ambas coinciden, el esclavo se considera direccionado como esclavo-transmisor o esclavo-receptor dependiendo del bit R/W. El esclavo responde enviando un bit de ACK que le indica al dispositivo maestro que el esclavo reconoce la solicitud y est en condiciones de comunicarse. Seguidamente comienza el intercambio de informacin entre los dispositivos. El maestro enva la direccin del registro interno del dispositivo que se desea leer o escribir. El esclavo responde con otro bit de ACK Ahora el maestro puede empezar a leer o escribir bytes de datos. Todos los bytes de datos deben constar de 8 bits, el nmero mximo de bytes que pueden ser enviados en una transmisin no est restringido, siendo el esclavo quien fija esta cantidad de acuerdo a sus caractersticas. Cada byte leido/escrito por el maestro debe ser obligatoriamente reconocido por un bit de ACK por el dispositivo maestro/esclavo. Se repiten los 2 pasos anteriores hasta finalizar la comunicacin entre maestro y esclavo. Aun cuando el maestro siempre controla el estado de la lnea del reloj, un esclavo de baja velocidad o que deba detener la transferencia de datos mientras efecta otra funcin, puede forzar la lnea SCL a nivel bajo. Esto hace que el maestro entre en un estado de espera, durante el cual, no transmite informacin esperando a que el esclavo est listo para continuar la transferencia en el punto donde haba sido detenida.

SISTEMAS DE MICROPROCESADORES ING. OMAR ROSAS ALMNO.: FABIO AYALA COD.: C2421-X

Cuando la comunicacin finaliza, el maestro transmite una "stop condition" para dejar libre el bus. Despus de la "stop condition", es obligatorio para el bus estar idle durante unos microsegundos.

El cdigo del kernel de Linux para el soporte I2C est separado en varias piezas lgicas: I2C chip driver (maneja uno de los chips conectados al bus I2C, tanto si se comporta como maestro o como esclavo) I2C bus driver I2C algorithm driver I2C core (la parte genrica del subsistema de I2C)

Comunicacin SPI
El Bus SPI (del ingls Serial Peripheral Interface) es un estndar de comunicaciones, usado principalmente para la transferencia de informacin entre circuitos integrados en equipos electrnicos. El bus de interface de perifricos serie o bus SPI es un estndar para controlar casi cualquier electrnica digital que acepte un flujo de bits serie regulado por un reloj. Incluye una lnea de reloj, dato entrante, dato saliente y un pin de chip select, que conecta o desconecta la operacin del dispositivo con el que uno desea comunicarse. De esta forma, este estndar permite multiplexar las lneas de reloj. Muchos sistemas digitales tienen perifricos que necesitan existir pero no ser rpidos. La ventajas de un bus serie es que minimiza el nmero de conductores, pines y el tamao del circuito integrado. Esto reduce el coste de fabricar montar y probar la electrnica. Un bus de perifricos serie es la opcin ms flexible cuando muchos tipos diferentes de perifricos serie estn presentes. El hardware consiste en seales de reloj, data in, data out y chip select para cada circuito integrado que tiene que ser controlado. Casi cualquier dispositivo digital puede ser controlado con esta combinacin de seales. Los dispositivos se diferencian en un nmero predecible de formas. Unos leen el dato cuando el reloj sube otros cuando el reloj baja. Algunos lo leen en el flanco de subida del reloj y otros en el flanco de bajada. Escribir es casi siempre en la direccin opuesta de la direccin de movimiento del reloj. Algunos dispositivos tienen dos relojes. Uno para capturar o mostrar los datos y el otro para eldispositivo interno. El SPI es un protocolo sncrono. La sincronizacin y la transmisin de datos se realiza por medio de 4 seales: SCLK (Clock): Es el pulso que marca la sincronizacin. Con cada pulso de este reloj, se lee o se enva un bit. Tambin llamado TAKT (en Alemn). MOSI (Master Output Slave Input): Salida de datos del Master y entrada de datos al Slave. Tambin llamada SIMO. MISO (Master Input Slave Output): Salida de datos del Slave y entrada al Master. Tambin conocida por SOMI. SS/Select: Para seleccionar un Slave, o para que el Master le diga al Slave que se active. Tambin llamada SSTE.

La Cadena de bits es enviada de manera sncrona con los pulsos del reloj, es decir con cada pulso, el Master enva un bit. Para que empiece la transmisin el Master baja la seal SSTE SS/Select a cero, con esto el Slave se activa y empieza la transmisin, con un pulso de reloj al mismo tiempo que el primer bit es ledo. Ntese que los pulsos de reloj pueden estar programados de manera que la transmisin del bit se realice en 4 modos diferentes, a esto se llama polaridad y fase de la transmisin: 1. Con el flanco de subida sin retraso.

SISTEMAS DE MICROPROCESADORES ING. OMAR ROSAS ALMNO.: FABIO AYALA COD.: C2421-X

2. Con el flanco de subida con retraso. 3. Con el flanco de bajada sin retraso. 4. Con el flanco de bajada con retraso

VENTAJAS: Comunicacin full-duplex Mayor velocidad de transmisin que con IC o SMBus Usa muchos menos terminales en cada chip/conector que una interfaz paralelo equivalente. Como mucho una nica seal especfica para cada esclavo (seal SS), las dems seales pueden ser compartidas. Protocolo flexible en que se puede tener un control absoluto sobre los bits transmitidos: - No est limitado a la transferencia de bloques de 8 bits. - Eleccin del tamao de la trama de bits, de su significado y propsito. Su implementacin en hardware es extremadamente simple: - Consume menos energa que IC o que SMBus debido que posee menos circuitos (incluyendo las resistencias pull-up) y estos son ms simples. - No es necesario arbitraje o mecanismo de respuesta ante fallos. - Los dispositivos esclavos usan el reloj que enva el maestro, no necesitan por tanto su propio reloj. - No es obligatorio implementar un transceptor (emisor y receptor), un dispositivo conectado puede configurarse para que solo enve, slo reciba o ambas cosas a la vez.

INCONVENIENTES: Consume ms terminales en cada chip que IC, incluso en la variante de 3 hilos. El direccionamiento se hace mediante lneas especficas (sealizacin fuera de banda) a diferencia de lo que ocurre en IC que se selecciona cada chip mediante una direccin de 7 bits que se enva por las mismas lneas del bus. No hay control de flujo por hardware. No hay seal de asentimiento. El maestro podra estar enviando informacin sin que estuviese conectado ningn esclavo y no se dara cuenta de nada. No permite fcilmente tener varios maestros conectados al bus. Slo funciona en las distancias cortas a diferencia de, por ejemplo, RS-232, RS-485, o Bus CAN.

BIBLIOGRAFA: http://www2.elo.utfsm.cl/~lsb/elo311/labs/docs/rs232 http://es.wikipedia.org/wiki/Serial_Peripheral_Interface http://es.wikipedia.org/wiki/I%C2%B2C