Sei sulla pagina 1di 24

ASSOCIAO EDUCACIONAL DOM BOSCO FACULDADE DE ENGENHARIA DE RESENDE CURSO DE ENGENHARIA ELTRICA / ELETRNICA

CIRCUITOS DE POLARIZAO DE JFETS

JOS EVANDO COLT DE ALMEIDA LIANA DE SOUZA RITTER

RESENDE - RJ

2 16 de Maro de 2013 JOS EVANDO COLT DE ALMEIDA LIANA DE SOUZA RITTER

CIRCUITOS DE POLARIZAO DE JFETS

Relatrio de experimento apresentado Associao Educacional Dom Bosco, Faculdade de Engenharia de Resende, como Eltrica/ exigncia da disciplina como de Eletrnica II do Curso de Engenharia Eletrnica, requisito parcial para Grau do 1 Bimestre.

Orientadora: Professora Eliane Santos

RESENDE

3 16 de Maro de 2013 SUMRIO RESUMO .............................................................................................................................. 3 1

RESUMO Neste relatrio apresentamos as polarizaes para o JFET: polarizao fixa, autopolarizao, polarizao por divisor de tenso e polarizao por fonte de corrente. So apresentadas as anlises e resolues para os mtodos grficos e matemticos. So relatados os procedimentos, resultados e concluses para as seguintes experincias de polarizao do JFET: Polarizao fixa, autopolarizao, polarizao por divisor de tenso e polarizao por fonte de corrente: para alimentao monopolar e bipolar. Palavras-Chave: JFet. Polarizao de JFET. Polarizao por fonte de corrente.

1 INTRODUO Para o transistor de efeito de campo, a relao entre os parmetros de entrada e sada no linear devido ao termo quadrado da equao de Schokley. A relao no-linear entre ID e VGS pode complicar o raciocnio matemtico necessrio anlise cc de configuraes com FET. Um mtodo grfico pode limitar bastante a preciso, mas o mtodo mais rpido para a maioria dos amplificadores a FET.

2 FUNDAMENTAO TERICA As relaes gerais usadas para anlise dc so: IG = 0A ID = IS Para JFET e MOSFET tipo depleo, a equao de Schokley relaciona as variveis de entrada e sada: ID = IDSS(1-VGS/VP)2

2.1

Polarizao Fixa JFET

5 uma das poucas configuraes com FET que permite anlise grfica e matemtica.

Figura 1: Circuito com Polarizao Fixa

Para anlise dc: IG = 0A VRG = IGRG = 0A (RG) = 0V A queda de 0V atravs de RG permite substituir RG por um curto-circuito equivalente, como mostrado na Figura 2:

Figura 2: Circuito com Polarizao Fixa para Anlise dc

Como o terminal negativo da bateria est conectado porta, pode-se concluir que a polaridade de VGS oposta de VGG:
VGS = - VGG

Uma vez que a fonte VGG constante, a tenso VGS fixa por isso o nome polarizao fixa.

A corrente de dreno encontrada pela equao: ID = IDSS(1-VGS/VP)2

Como VGS fixa para essa polarizao, ela pode ser substituda na equao de Schokley.

Para a anlise grfica:

Fazendo A corrente de dreno fica igual :

VGS = VP/ 2, ID = IDSS/ 4.

7
Grfico 1: Achando a soluo para Polarizao Fixa

A reta vertical representa VGS = - VGG, portanto o nvel de ID deve ser determinado sobre esta curva. O ponto onde as duas curvas se interceptam a resoluo para a configurao. Observe que o nvel quiescente de I D determinado desenhando uma linha horizontal do ponto Q ao eixo de ID. Os nveis de ID e VGS podem ser medidos como mostra a Figura 3.

Figura 3: Medindo os valores Quiescentes de ID e VGS

A tenso dreno-fonte pode ser determinada aplicando-se as leis das tenses: VDS + IDRD VDD = 0 e: VDS = VDD IDRD

Os ndices de uma s letra referenciam tenses que esto referenciadas ao terra. Assim, para a Figura 3: VS = 0V Alterando a notao: VDS = VD VS VD = VDS + VS = VDS + 0V VD = VDS Alm disso: VGS = VG VS

8 VG = VGS + VS = VGS = 0V e: VG = VGS

2.2 Circuito com Autopolarizao

A configurao com autopolarizao elimina a necessidade de duas fontes dc. A tenso controladora porta-fonte agora determinada pela tenso atravs do resistor R S, colocando entre a fonte e o terra.

Figura 4:Configurao de JFET com Autopolarizao

Para a anlise cc, os capacitores podem novamente serem substitudos por circuitos abertos, e o resistor RG pode ser substitudo por um curto-circuito equivalente, j que IG=0A.O circuito fica como mostrado na Figura 5:

9
Figura 5: Anlise cc da Configurao com Autopolarizao

Para a malha indicada na Figura, achamos que: IG = 0A ID = IS VRS = IDRS - VGS VRS = 0 VGS = - VRS VGS = - IDRS A equao definida pela configurao do circuito e a equao de Schokley relaciona os parmetros de entrada e sada do dispositivo. As duas equaes permitem uma anlise grfica e matemtica. Para a Soluo Matemtica, substitui-se a equao VGS = - IDRS na equao de Schokley:

e:

Onde:

10

Em VDS: VDS positivo para FET canal N e negativo para um FET canal P Em VGS: VGS negativo para FET canal N e positivo para FET canal P

Grfico 2: Definindo pontos na Reta de Autopolarizao

O mtodo grfico exige que primeiro se levante a curva de transferncia do circuito. Uma vez que a equao VGS = IDRS define um a reta no mesmo grfico, suficiente indicarmos dois pontos desta reta para obt-la. U ponto da reta estabelecendo primeiro I D = 0A e depois, VGS = 0V. Para determinao do segundo ponto, estabelece-se um valor para VGS ou ID. Suponha que ID igual a metade do nvel de saturao, ou seja:

11 ID = IDSS/2 Portanto, VGS = -IDRS = -IDSSRS/2 O resultado o segundo ponto da reta traada. Atravs da lei de Kirchhooff encontramos: VRS + VDS + VRD VDD = 0 VDS = VDD VRS VRD Com: ID = IS VDS = VDD ID ( RS + ID) VS = IDRS VG = OV VD = VDS + VS = VDD VRD

2.3 Polarizao por Divisor de Tenso

Figura 6: Configurao da Polarizao por Divisor de Tenso

12

Figura 7: Circuito redesenhado da Figura para Anlise cc

Uma vez que IG = 0A, a lei das correntes permite afirmar que IR1 = IR2. Ento: VG = VR2 VG = R2*VDD/ R1 + R2 Lei de Kirchhoff sentido horrio: VG - VGS VRS = 0 E: VGS = VG VRS Mas VGS = VG ISRS = VG IDRS

O resultado uma equao com as mesmas variveis da equao de Schockley: V GS e ID. VG e RS so fixas pela configurao do circuito. Esta equao de uma reta. Deve-se escolher primeiramente ID = 0, assim encontraremos primeiramente VG. Depois aplicamos na equao VGS = 0 e encontramos ID para o trao da curva do circuito.

Valores crescentes de RS proporcionam valores decrescentes de ID, e valores mais negativos de VGS. Uma vez determinados os valores de IDQ e VGSQ, a anlise restante mais usual:

13
VDS = VDD ID (RD + RS) VD = VDD IDRD VS = IDRS

IR1 = IR2 = VDD/ R1 + R2

Grfico 3: Esboando a Equao do circuito para Polarizao por Divisor de Tenso

Grfico 4: Efeito de RS no Ponto Q Resultante

Para a soluo algbrica: A seguir ser apresentada a soluo algbrica geral para o ponto de polarizao de circuitos usando um FET com polarizao por divisor de tenso.

14

Onde:

: VDS positivo para FET canal N e negativo para um FET canal P : VGS negativo para FET canal N e positivo para FET canal P

2.4 Polarizao usando Fonte de Corrente

Um modo de polarizao do JFET na regio ativa. Ele necessrio quando a tenso de alimentao do dreno no relativamente muito maior que a tenso V GS. Assim as variaes em VGS no so suficientemente encobertas pela tenso de alimentao, causando ento uma flutuao do ponto quiescente (Q), sendo este instvel. A polarizao por fonte de corrente consiste no acrscimo de um transistor de juno bipolar (figura 7) para assim obtermos uma fonte de corrente fixa na malha de emissor. Pode-se chegar concluso que este modo de polarizao produz uma corrente de dreno (ID) estvel, que independe das variaes sofridas em VGS como visto no Grfico 5 da curva de ID versus VGS.

15

Figura 7: Circuito Alimentado por Fonte de Corrente

Grfico 5: Curva Caracterstica Polarizao por Fonte de Corrente

Anlise do transistor Bipolar (base): + VBE + VE VEE = 0 + VBE + RE.IC VEE = 0 IC = (VEE VBE)/RE Sabendo que: CC = 1 Ento IC IE ID Logo ID = (VEE VBE)/RE 3 MATERIAIS E EQUIPAMENTOS UTILIZADOS NAS EXPERINCIAS - 1 Mdulo Universal 2000, - 1 Placa de Experincia CEB 05, - 1 Osciloscpio, - 1 Multmetro (digital ou analgico) e, - 1 Miliampermetro.

4 PROCEDIMENTOS E RESULTADOS

Realizei experimentos para circuitos de polarizao de JFETs: polarizao da porta, autopolarizao, polarizao por divisor de tenso, polarizao por fonte de corrente: com fonte bipolar e com fonte monopolar:

16

4.1 Experimento para Polarizao da Porta

Com a chave liga/desliga da fonte varivel na posio desligada e instalei a placa CEB-05 no Slot E ou F do mdulo 2000. Fechei as chaves Ch1 e Ch5 do DIP Switch. Conectei o miliampermetro entre os pontos A1 e A2, selecionando a escala para medir na faixa de 50 mA DC. Coloquei o voltmetro na sada da fonte varivel. Liguei o mdulo e ajustei a tenso da fonte varivel em +10 V e 1,5 V, respectivamente. Nesta situao, tem-se o seguinte circuito equivalente:

Figura 8: Circuito de Polarizao da Porta

Variei a tenso negativa da porta, ajustando a corrente de dreno em torno da metade de IDSS, de acordo com o circuito da Figura 8. Medi e anotei os valores obtidos: ID = 14,20mA VGS = -1,25V VD = 6,31V

Nota: Com a polarizao da porta, aplica-se uma tenso negativa fixa no terminal do gate, produzindo uma corrente de dreno menor do que I DSS. Desta maneira, est fixado o ponto Q de operao, qualquer sinal aplicado na porta provocaria variao da corrente de dreno. Em

17 conseqncia, neste terminal o sinal seria reproduzido de forma amplificada. O principal problema est na produo em srie: quando vrios circuitos iguais so montados, a corrente de dreno varia de um circuito para outro e no possvel definir com preciso o valor deste parmetro, pois a corrente de dreno, usualmente, apresenta uma significativa diferena de um JFET para outro.

4.2 Experimento para Autopolarizao

Modifiquei as posies das chaves de modo que Ch4 fique na posio fechada (ON) e as demais chaves fiquem na posio aberta (OFF). Nestas condies, o circuito equivalente o mostrado na Figura 9:

Figura 9: Circuito de Autopolarizao

Medi e anotei:

18 ID = 5,5mA VD = 2,50V VS = 3,38V VG = 3,09V Nota: Como a corrente de porta teoricamente nula, a tenso na porta deve ser zero, pois a resistncia de 1k est aterrada. A corrente pela resistncia de fonte eleva o potencial do terminal de fonte e fixa um ponto Q de operao. No caso em que vrios circuitos iguais so montados, a variao de corrente de dreno de um JFET para outro menos susceptvel neste tipo de polarizao do que na polarizao da fonte.

4.3 Experimento para Polarizao por Divisor de Tenso

Abri todas as chaves, com exceo da chave Ch6 que ficou na posio fechada (ON). Nesta situao tem-se o circuito equivalente da Figura 10:

Figura 10: Circuito de Polarizao por Divisor de Tenso

Medir e anotar os seguintes parmetros: VD = -1,5V VS = -7V

19 VG = -3,6V Calculei a corrente de dreno: 0,028A

Nota: A tenso na porta (VG) fornecida pelo divisor de tenso menor do que a tenso de fonte (VS), desta forma fixado um ponto Q de operao. A tenso V GS depende quase que exclusivamente da relao entre as resistncias. Outro modo de polarizao que proporciona alta estabilidade a Polarizao da Fonte, mostrado na Figura 11, onde procura-se que a variao de V GS no influencie na corrente de dreno e, assim, obtenha-se um ponto Q mais estvel.

Figura 11: Circuito de Polarizao da Fonte

4.4 Experimento para Polarizao por Fonte de Corrente

Foram realizados polarizao por fonte de corrente com fonte bipolar e fonte monopolar.

4.4.1 Com Fonte Bipolar

20 Desliguei a chave liga/desliga da fonte varivel e ajustei a tenso em +12 V e 12 V, respectivamente. Com um fio externo, liguei o pino G-8 com o pino G-11 (-Var), situado no bloco Eletrnica Bsica do mdulo universal (Slot E ou F). Coloquei as chaves Ch 6 e Ch 7 na posio fechada e liguei a fonte. Nesta situao, tem-se o circuito equivalente de polarizao mostrado na Figura 12:

Figura 12: Circuito de Polarizao por Fonte de Corrente para Alimentao Bipolar (Fonte Simtrica)

Medi e anotei os seguintes parmetros: VD = 5,85V VS = 2,61V VG = 0V 4.4.2 Com Fonte Monopolar

Desliguei a chave da fonte varivel e troquei a conexo feita com o fio externo, de modo a ligar o pino G-8 agora com o pino G-13 (AGND). Abri a chave Ch7 e fechei a chave Ch8. Apenas Ch6 e ficaram na posio fechada (ON). Liguei a chave da fonte varivel do mdulo. Nesta situao tem-se o circuito equivalente da Figura 13:

21

Figura 13: Circuito de Polarizao por Fonte de Corrente para Alimentao Monopolar

Medi e anotei os resultados obtidos: VG = 3,97V VD = 2,75V VS = 9V

22 5 DISCUSSO

Nos circuitos de polarizao do JFET existe muita analogia com os circuitos de polarizao de transistores bipolares. Por exemplo, a polarizao da porta similar polarizao de base do BJT. Este mtodo de polarizao o pior quando se busca fixar um ponto Q, para amplificadores lineares. A razo que existe uma variao muito grande entre os valores mnimos e mximos dos parmetros dos JFETs e, como a polarizao da porta proporciona uma tenso fixa no terminal de gate, a localizao do ponto Q depende fortemente do JFET utilizado. J a autopolarizao possui uma certa funo de retroalimentao, similar ao da realimentao do emissor do transistor bipolar, que proporciona uma melhoria na estabilidade do ponto Q. De maneira similar aos transistores bipolares, as melhores opes para polarizar o JFET, utilizando-se o mtodo de polarizao por divisor de tenso ou atravs da polarizao da fonte (anloga polarizao do emissor do BJT). Estes mtodos de polarizao buscam produzir uma corrente de dreno que independa de VGS. Com essa mesma filosofia, surge a polarizao por fonte de corrente, onde o efeito de VGS realmente desprezvel.

23

6 CONCLUSO No primeiro experimento polarizao da porta pode-se concluir que um circuito de polarizao fixa, visto que, da lei de Kirchhoff, tem-se que a tenso aplicada na fonte igual tenso oposta VGS. O resultado medido para ID foi quase o valor para clculo atravs da equao de Schokley. A principal caracterstica do circuito de autopolarizao a eliminao da necessidade de duas fontes dc. Neste circuito a tenso controladora porta-fonte determinada pela tenso no resistor RS (no caso R3) ou no ponto S, se calculado a tenso multiplicando RS por ID, obtemos uma tenso quase igual medida. A tenso V GS uma tenso negativa (igual e oposta para a tenso V RS) para este circuito, o que foi comprovado para os valores obtidos de VG e de VS, indicando uma tenso VG menor que VS. Para o circuito de divisor de tenso, acreditamos que os valores obtidos so opostos ao valores reais, portanto a tenso na porta (V G) fornecida pelo divisor de tenso menor do que a tenso de fonte (VS) . No experimento para polarizao por fonte de corrente, o circuito opera na regio ativa, ou seja, VDS maior que VGSCORTE.

24

REFERNCIAS

TRANSISTORES DE EFEITO DE CAMPO. BOYLESTAD, Robert; NASHELSKY, Louis. Dispositivos eletrnicos e teoria de circuitos, Captulo 5; Prentice Hall do Brasil 3 edio 1972, Rio de Janeiro, RJ.

TRANSISTORES DE EFEITO DE CAMPO. Apostila. SANTOS, Elaine. 2013. JFET. Disponvel em: http://www.dee.feb.unesp.br/~alceu/Grupo02.pdf. Acessado em 19/03/2013.