EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

Transmisso e Recepo Serial Assncrona

E.S.G. e F.N.A/2001 E.T.M./2004 E.T.M./2005 E.T.M./2008 E.T.M./2011 (reviso) (reviso) (reviso) (reviso) (reviso)

RESUMO
O objetivo desta experincia projetar e implementar circuitos digitais para comunicao de dados serial (transmisso e recepo) com um terminal de dados, utilizando a norma EIA-RS-232C e o cdigo ASCII (American Standard Code Information Interchange). A parte prtica consiste no projeto e na implementao de um circuito digital que envia dados para um terminal, bem como do projeto de um circuito que recebe e interpreta dados seriais enviados por um terminal em cdigo ASCII.

1. INTRODUO TERICA
1.1. Comunicao Serial Assncrona
Uma comunicao chamada de serial quando o envio dos cdigos dos caracteres se processa sobre uma nica linha, onde os bits enviados so encadeados um por vez, e numa fila. Essa comunicao assncrona quando no exige o sincronismo dos relgios entre o receptor e o transmissor. Cada caractere carrega seus prprios sinais de sincronismo.

1.2. Normas EIA-RS-2321

As normas EIA (Electronic Industries Alliance) so adotadas pelos fabricantes de equipamentos para eliminar possveis discrepncias na interligao dos mesmos, e auxiliar o usurio na escolha e instalao dos equipamentos. Em particular, a norma EIA-RS-232C2 tem por objetivo padronizar um mtodo de interconexo entre terminais e canais de comunicao de dados, quando os mesmos so fornecidos por fabricantes distintos. Ela define um modo de troca de sinais de controle (protocolo) e de sinais de dados serializados entre o terminal e o canal de comunicao de dados. O canal de transmisso de dados inclui os conversores de sinais e a linha de transmisso; os conversores so utilizados para compatibilizar os nveis dos sinais recebidos e transmitidos para a linha de transmisso com a norma em questo; as normas eltricas destes sinais so descritas mais adiante. O terminal de dados, entretanto, deve providenciar a serializao dos dados, para que o projeto do canal de transmisso seja independente do comprimento e da codificao dos mesmos. A Figura 1.1 mostra os sinais tpicos em uma interligao entre dois terminais por meio de um canal de transmisso de dados, utilizando os critrios apresentados por esta norma.

a) Sinais de Intercomunicao
Neste item so descritas as funes dos principais sinais de intercomunicao padronizados pela norma EIA-RS-232C. FRAME GROUND: corresponde ao fio terra dos equipamentos. ligado carcaa metlica do equipamento e nas partes condutoras do mesmo, expostas ao operador, de modo a evitar diferenas de potencial entre o equipamento e o operador; SIGNAL GROUND: estabelece a referncia eltrica intercomunicao, exceto para o FRAME GROUND; (terra) para todos os sinais de

TRANSMITTED DATA: corresponde ao dado serializado, gerado pelo terminal de dados;

O padro EIA RS-232 tambm conhecido como EIA 232 ou, mais recentemente, TIA 232. TIA uma abreviatura de Telecommunications Industry Association.
2

A reviso C do padro EIA RS-232 conhecido como RS-232C e foi elaborada em 1969. Atualmente, a ltima reviso o ANSI/EIA/TIA 232 F de 1997. Transmisso e Recepo Serial Assncrona (2011) 1

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

RECEIVED DATA: corresponde ao dado serializado recebido do canal de comunicao de dados; REQUEST TO SEND: gerado pelo terminal de dados, informa aos conversores de sinais a ele conectados, que o terminal deseja transmitir dados. CLEAR TO SEND: gerado nos circuitos dos conversores de sinais, utilizado para indicar que os circuitos esto prontos para enviar dados.

Todos estes sinais e os possveis opcionais devem obedecer s caractersticas eltricas relacionadas no item 1.2.

Figura 1.1 Interligao entre dois Terminais de Dados.

b) Caractersticas Eltricas dos Sinais

O ponto de interconexo entre o terminal de dados e o canal de transmisso deve ser feito por meio de conectores, onde o conector fmea deve estar associado ao canal de transmisso de dados e fixado prximo do terminal de dados. O conector macho, associado ao terminal de dados, deve ser acoplado a um cabo, que deve ser o menor possvel (menor que 15 metros). A norma ainda especfica que a amplitude de nenhum sinal deve exceder 50V em relao aos sinais SIGNAL GROUND ou FRAME GROUND e que a mxima corrente de curto-circuito entre dois sinais quaisquer, inclusive os terras, no deve exceder 1,5 A. Os circuitos que geram os sinais de interligao devem ser projetados de forma a no apresentarem nenhum dano no caso desses sinais sofrerem algum curto-circuito com os terras presentes no equipamento ou permanecerem em aberto. Tambm deve ser possvel seu funcionamento contnuo nas condies mximas especificadas anteriormente. Os sinais nos circuitos de interligao podem estar nas condies ON ou MARK, quando a tenso nesses sinais for mais negativa que -3 V em relao terra de sinal, e OFF ou SPACE, quando a tenso nesses sinais for maior que +3V em relao terra de sinal. Geralmente, deve-se usar a nomenclatura MARK/SPACE para os sinais TRANSMITTED DATA e RECEIVED DATA e ON/OFF para os demais. Os circuitos de recepo de sinais devem ser projetados de modo a serem acionados apenas por tenso ficando, portanto, insensveis a parmetros como Tempos de Subida, Tempos de Descida, existncia de overshoots ou undershoots e etc. A impedncia de entrada nos circuitos de recepo deve ter uma resistncia, em regime DC, maior que 1000 , tenso em circuito aberto menor que 2 V e capacitncia menor que 2500 pF, medidas nos pinos do conector de acoplamento. A seguir, apresentam-se as caractersticas eltricas que os sinais de interligao devem apresentar: a) a tenso dos sinais deve ser pelo menos 3V em relao terra de sinais e no exceder 25V, tambm com respeito terra de sinais; b) a forma de onda dos sinais deve ser aproximadamente retangular; c) para se evitar induo de rudos nos circuitos de interligao, no devem ser utilizados drives indutivos.

Transmisso e Recepo Serial Assncrona (2011)

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

Esta tcnica de transmisso de sinal digital por nvel de tenso denominada de Loop de tenso. A transmisso digital tambm pode ser efetuada por nveis de corrente. Esta tcnica denominada de loop de corrente. Os valores padres so: MARK ou ON: 60 mA (ou 20mA); SPACE ou OFF: 0 mA.

A comunicao por loop de corrente mais imune a rudo que a comunicao por nveis de tenso, e suas interfaces transmissoras e receptoras so da mesma complexidade.

c) Interface Mecnica
Como qualquer outro padro, o RS-232C uma referncia para projetistas de equipamentos. Assim define entre outras coisas as interfaces mecnicas ou conectores. A Figura 1.2 ilustra alguns conectores padro existentes.

Figura 1.2 Alguns conectores interface mecnica.

A Tabela I apresenta a designao dos sinais do RS-232C aos pinos dos conectores DB-25 e DE-9.

Tabela I Designao de alguns sinais do RS-232C aos pinos de conectores. Sinal Common Ground (CG) Transmitted Data (TxD) Received Data (RxD) Data Terminal Ready (DTR) Data Set Ready (DSR) Request To Send (RTS) Clear To Send (CTS) Carrier Detect (DCD) Ring Indicator (RI) DB-25 7 2 3 20 6 4 5 8 22 DE-9 5 3 2 4 6 7 8 1 9

d) UART
Um UART (Universal Asynchronous Receiver/Transmitter ou transmissor/receptor assncrono universal) um dispositivo responsvel pela comunicao de dados (paralelos) em um meio de transmisso serial. Sua principal funo converter dados entre as formas paralela e serial. Os UARTs normalmente so usados com os padres de comunicao serial, como RS-232C, RS-422 e RS-485. Nos computadores pessoais, as placas-me incorporam um circuito integrado UART para comunicao pelas portas seriais. Um exemplo de UART o National Semiconductor PC16650D, que alcana taxas de at 1,5M bauds.

Transmisso e Recepo Serial Assncrona (2011)

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

1.3. Transmisso Serial Assncrona

A comunicao com o terminal realizada com protocolo assncrono como mostrado na Figura 1.3, com notao MARK (1) e SPACE (0). Em estado de repouso, o canal de comunicao apresenta o sinal MARK. O incio da transmisso sinalizado pelo START BIT, atravs de um sinal SPACE. Em seguida, so transmitidos os bits de dados, o bit de paridade e os STOP BITs.

1 CARACTERE

MARK

SPACE
REPOUSO BIT 0 BIT 1 BIT 2 BIT 3 BIT 4 BIT 5 BIT 6 BIT DE PARIDADE STOP BIT STOP BIT REPOUSO

tempo de bit (time bit) = 1/baud

Figura 1.3 Protocolo Serial Assncrono (MARK e SPACE).

A velocidade de comunicao definida em bauds, que, em um sistema de transmisso de dados binrios, representam o nmero de bits transmitidos por segundo. Os nveis de tenso utilizados tipicamente para os nveis MARK e SPACE so -12 V e +12 V, respectivamente. A Figura 1.4 mostra como o caractere 5, cujo cdigo em ASCII dado pela palavra (0110101)2, enviado para um terminal.

SPACE +12V

MARK -12V

1 REPOUSO START BIT

1 B0 B1

1 B2 B3

1 B4

1 B5 B6
PARIDADE STOP

BIT TEMPO

STOP REPOUSO BIT

Figura 1.4 Formato da sada serial da palavra (0110101)2. O circuito de transmisso deve incluir um registrador de deslocamento com entrada paralela e sada serial. Um aspecto importante no projeto de um transmissor serial assncrono diz respeito ao sincronismo do clock interno do circuito e a transmisso dos bits pelo canal serial: cada bit transmitido deve seguir um intervalo de tempo especfico, ou seja, um bit deve ser transmitido a cada 1/baud segundos. Ao trmino da transmisso, o canal serial deve retornar para o repouso, ou seja, para o sinal MARK.

Transmisso e Recepo Serial Assncrona (2011)

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

1.4. Recepo Serial Assncrona

Os sinais enviados pelo terminal tm a mesma forma dos recebidos pelo terminal. Portanto, o circuito de recepo de dados deve detectar o pulso do START BIT e, a partir desse ponto, por meio de um registrador de deslocamento, copiar o dado em cdigo ASCII e o bit de paridade. Como o incio da operao do terminal certamente assncrono com relao ao relgio do circuito de recepo, deve-se tentar sincronizar, o melhor possvel, a entrada de dados detectada pelo pulso do START BIT. O circuito de recepo deve tentar amostrar o dado de entrada no meio do intervalo do bit, ou seja, 1/2(1/baud) aps o incio da transmisso do bit. Uma sugesto para realizar esse sincronismo utilizar um sinal de frequncia algumas vezes mais alta que aquela necessria no registrador de deslocamento, para gerar o clock desse registrador. O diagrama de blocos do circuito sugerido apresentado na Figura 1.5; os diagramas de sinais dessa figura so para um caso em que a frequncia do oscilador 8 vezes maior que a frequncia do clock do registrador de deslocamento. Em t = 0, o diferenciador liga o flip-flop que habilita o contador a comear a contar (admitindo-se que esse contador seja sensvel borda de subida do sinal OSC). Temos duas possibilidades de temporizao entre o dado de entrada e o sinal do oscilador do circuito de recepo: No caso A vemos que, logo aps o contador ser habilitado, ocorre uma borda de subida do sinal OSC A. Quando o contador atinge o valor 4, o sinal CLOCK A muda de estado, indo para o nvel lgico 1 e amostrando o sinal DADOS (supondo-se tambm que o registrador de deslocamento acionado pela borda de subida do sinal OSC). No caso B, por outro lado, o sinal OSC B passa por uma borda de subida e em seguida (no instante t = 0) o contador habilitado. Portanto, o contador s comear a contar na prxima borda de subida de OSC B. Quando ele atingir o valor 4, o sinal CLOCK B passa para nvel lgico 1 e o dado amostrado no registrador de deslocamento.

Vemos, portanto, que para o caso em que FOSC = 8fCLOCK o dado ser amostrado o mais rpido em 1/8 TCLOCK antes do meio do intervalo do dado, e o mais lento bem no meio do dado. fcil concluir que o intervalo de amostragem A (veja ainda Figura 1.5) ficar sempre entre TCLOCK/2-TOSC e TCLOCK; quanto menor TOSC, maiores so as chances de o dado ser amostrado mais perto de CLOCK/2; e isso bom porque em CLOCK/2 que o dado tem as maiores probabilidades de estar estvel. Veja tambm que o terminal s garante que o dado esteja estvel de T CLOCK/4 a 3TCLOCK/4; portanto A<TCLOCK/4 (ou seja, TOSC < TCLOCK/4). O fim de transmisso de um caractere ASCII tambm deve ser decidido pelo circuito do receptor de dados. Essa deteco feita utilizando-se um contador que deve contar o nmero de pulsos do sinal de clock do registrador de deslocamento correspondente ao caractere e gerar um sinal quando a recepo do mesmo chegar ao fim.

Transmisso e Recepo Serial Assncrona (2011)

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

INCIO DE OPERAO

DADO DE
ENTRADA

DIFERENCIADOR

S Q B CONTADOR (DIVISOR) R FIM DE OPERAO OSCILADOR OSC C Q 1 CLOCK

1/4

1/2-1/8

1/2

3/4

T=1 CLOCK

DADOS

START BIT
1 2 3 4 1 2 3 4 1 2 3 4 1 2 3 4

OSC A A CLOCK A

OSC B B CLOCK B

A A REGIO GARANTIDA PELO TTY

Figura 1.5 Circuito de Recepo: Diagrama de blocos e Diagrama de sinais.

Transmisso e Recepo Serial Assncrona (2011)

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

1.5. Cdigo ASCII

O cdigo ASCII um cdigo padronizado, utilizado para a representao dos caracteres alfanumricos na rea de computao digital. Possui 7 bits de informao e, eventualmente, um bit de paridade; com esses 7 bits so codificadas as letras maisculas e minsculas, nmeros decimais, sinais de pontuao e caracteres de controle. A Tabela II apresenta o cdigo ASCII completo.

Tabela II Tabela com Cdigo ASCII.

Bits
b3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 b1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 b0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

b6 b5 b4

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

NULL SOH STX ETX EDT ENQ ACK BEL BS HT LF VT FF CR S0 S1

DLE DC1 DC2 DC3 DC4 NAK SYN ETE CAN EM SUB ESC FS GS RS US

SP ! # $ % ( ) * + , . /

0 1 2 3 4 5 6 7 8 9 : ; < = > ?

@ A B C D E F G H I J K L M N O

P Q R S T U V W X Y Z [ \ ] ^ _

a b c d e f g h i j k l m n o

p q r s t u v w x y z { : } ~ DEL

Palavra

b6

b5

b4

b3

b2

b1

b0

O cdigo ASCII foi desenvolvido para representar textos para computadores ou equipamentos de comunicao e seu primeiro padro foi publicado em 1963. Mais recentemente, com a difuso do uso de computadores, novos padres foram desenvolvidos para incorporar novos caracteres e smbolos. Uma evoluo do cdigo ASCII o cdigo UTF-8 (UCS Transformation Format 8-bit).

Transmisso e Recepo Serial Assncrona (2011)

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

1.6. Converso de Nveis de Tenso

Como os padres de nvel de tenso para circuitos digitais (TTL ou CMOS) e para o RS-232C so diferentes, necessrio o uso de circuitos especializados para converso de nveis de tenso. Por exemplo, o bit 1, que em um circuito digital tem um nvel de tenso tpico da ordem de +5V, deve ser convertido para um sinal MARK que tem tipicamente um nvel de tenso de -12V. Da mesma forma, o bit 0 (tenso de 0V) deve ser convertido para o sinal SPACE (tenso +12V). Vrios componentes esto disponveis no mercado para realizar a converso de nveis de tenso. Por exemplo, temos o par 1488/1489 e o MAX232. O componente 1488 responsvel pela converso de nveis de tenso TTL para RS-232 e o 1489, de RS232 para TTL. A figura 1.6 apresenta as pinagens destes componentes.

1488

1489

Controle

Figura 1.6 Pinagens e esquemas lgicos dos conversores de tenso 1488 e 1489.

Convm observar que o conversor 1488 tem como pinos de alimentao: VCC+, VCC- e GND (tipicamente, +12V, -12V e 0V, respectivamente). J o conversor 1489 tem os pinos comuns de alimentao: VCC (tipicamente +5V) e GND (0V).

Transmisso e Recepo Serial Assncrona (2011)

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

2. PARTE EXPERIMENTAL
2.1. TRANSMISSO SERIAL
a) A primeira etapa da parte experimental consiste em projetar, implementar e documentar um circuito digital que faa uma transmisso serial assncrona para um terminal, que estar disponvel no laboratrio, fazendo com que um dado caractere em cdigo ASCII, colocado nas chaves (CH0 a CH6) do painel de montagens do laboratrio, seja apresentado no terminal, ao pressionar-se um boto de partida (boto B1). O circuito deve ser projetado de forma a permitir a impresso do caractere colocado nas chaves a cada acionamento do boto de partida e tambm de forma a gerar o bit de paridade automaticamente. (A escolha da paridade par o mpar deve ser explicitada no planejamento.) Acrescente cartas de tempo do circuito de transmisso serial no planejamento. b) Execute a montagem e o teste do circuito de transmisso. c) Quais casos de testes devem ser executados para assegurar o correto funcionamento do circuito?

d) Aps a montagem e teste do circuito, deve ser verificado o correto funcionamento do circuito. Pede-se: analise o funcionamento do circuito transmissor com a variao da freqncia do relgio (clk) e sua relao com o dado enviado.

A Figura 2.1 mostra o diagrama de blocos do circuito a ser projetado.

Figura 2.1 Diagrama de Blocos do Circuito de Transmisso de Dados.

O terminal serial que ser utilizado no laboratrio deve ser operado por tenso, isto , com pulsos de tenso entre +12V e -12V. Use o conversor de nvel 1488 (TTL para RS-232C).

PERGUNTAS: 1. H alguma limitao de funcionamento do circuito projetado? Quais so as frequncias mnima e mxima de funcionamento do circuito? 2. Construa uma tabela mostrando para diferentes baud rates (p.ex. 110, 300, 4800 e 19200 bauds), a frequncia do relgio (clock) correspondente que necessria para o correto funcionamento do circuito. 3. Os dados de teste (caracteres a serem mostrados no circuito) influem nos testes efetuados? Caso afirmativo explique por que.

Transmisso e Recepo Serial Assncrona (2011)

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

2.2. RECEPO SERIAL

a) A segunda etapa da parte experimental consta do projeto, documentao e implementao de um circuito de recepo de dados enviados a partir do terminal utilizado na primeira etapa, completando o estudo da comunicao serial assncrona. O circuito a ser projetado deve detectar o acionamento de uma tecla no teclado do terminal e mostrar o cdigo ASCII nos displays hexadecimais (D0 e D1) do painel de montagem. Alm disso, deve testar o bit de paridade e indicar, por meio de um LED (L0), que ocorreu um erro de transmisso. A comunicao deve ser projetada e configurada com velocidade de transmisso de 110 bauds, 7 bits de dados, paridade mpar e 2 stop bits. Na documentao do circuito deve-se enfatizar, principalmente, a carta de tempos, onde deve estar indicado o tempo de resposta mximo para a sincronizao do relgio com a sada do terminal. Um diagrama de blocos do circuito pedido mostrado na Figura 2.2. A converso de nveis de tenso (RS-232C para TTL) dever ser efetuada com o 1489.

Figura 2.2 Diagrama de Blocos do Circuito de Recepo de Dados.

b) Efetue a montagem e o teste do circuito. Qual a sequncia de montagem programada pelo grupo? c) Verifique o funcionamento para diversos parmetros de configurao. Varie, por exemplo, a velocidade de transmisso (baud rate) e a paridade.

d) Para garantir o correto funcionamento do circuito receptor, quais os casos de teste programados? Analise o funcionamento do circuito com a variao da frequncia do clock e os dados recebidos.

PERGUNTAS: 1. Qual a tolerncia para a frequncia escolhida do seu sinal OSCILADOR? Isto , qual a mxima variao que ela pode sofrer de forma que o circuito de recepo ainda detecte todos os bits corretamente? 2. Essa tolerncia funo do caractere recebido? Isto , se o seu circuito recebesse infinitamente, por exemplo a sequncia 10101012, a tolerncia seria maior ou menor do que se o circuito recebesse, por exemplo, a sequncia 00000002? 3. Que mudanas seriam necessrias no projeto do grupo caso a configurao da paridade fosse possvel atravs de um sinal de entrada PARIDADE (0=PAR, 1=MPAR)?

Transmisso e Recepo Serial Assncrona (2011)

10

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

CONFIGURAO DO TERMINAL SERIAL

Caso sejam usados terminais seriais, estes devero ser configurados aps cada reset. Para ajustar os parmetros de comunicao, apertar simultaneamente as teclas shift e setup. Com a flecha (baixo), v at a linha SET 4. Com a flecha (direita), escolhe o parmetro desejado com a barra de espao. Para salvar as alteraes apertar novamente shift e setup. Os valores dos parmetros no SET 4 so: BITS: 7 BIT8: 0 Paridade: ON Paridade: ODD Stop Bit: 2 Baud Rate: 110

Os seguintes fios do terminal serial devem ser curto-circuitados: 4 com 5 8 com 20

CONFIGURAO DA COMUNICAO SERIAL COM O PC

Caso seja usado um computador tipo PC para emular um terminal serial, conecte o cabo serial na porta serial COM1 e utilize o software de comunicao serial HyperTerminal do Windows (ou outro compatvel). Crie uma nova conexo usando os parmetros abaixo (configuraes de porta), como na figura 2.3: Conexo: COM1 Bits por segundo: 110 Bits de dados: 7 Paridade: mpar Bits de parada: 2 Controle de fluxo: Nenhum

Se for necessrio mudar algum parmetro, deve-se criar uma nova conexo.

Figura 2.3 Exemplo de configurao do HyperTerminal.

Para testar a conexo, faa um curto-circuito com os pinos TX e RX do cabo serial e veja se o que for digitado ecoado no terminal.

Transmisso e Recepo Serial Assncrona (2011)

11

EPUSP PCS 2011/2021/2305/2355 Laboratrio Digital

3. BIBLIOGRAFIA
FREGNI, E.; SARAIVA, A. M. Engenharia do Projeto Lgico Digital: Conceitos e Prtica. Editora Edgard Blcher, 1995. HELD, G. Understanding Data Communications. 6th ed., New Riders, 1999. SIGNETICS. TTL Logic Data Manual. Signetics, 1982. Fairchild Optoelectronics. Manuais de components. Palo Alto, CA. CCITT - Fifth Plenary Assembly. Green Book. Vol. VIII, Geneve, December 1972 Electronic Industries Association. Interface Between Data Terminal Equipment and Data Communication Equipment Employing Serial Date Interchange EIA-RS-232-C, Washington, August 1969.

4. MATERIAL DISPONVEL
Circuitos Integrados TTL: Portas lgicas: 7400, 7404, 7408, 7410, 7420, 7432, 7486. Outros componentes: 7474, 74161, 74163, 74164, 74165, 74175, 74180, 74193, 74195. Converso de nvel TTL-RS-232C: 1488, 1489.

5. EQUIPAMENTOS NECESSRIOS
1 painel de montagens experimentais. 1 fonte de alimentao fixa, 5V 5%, 4A. 1 osciloscpio digital. 1 multmetro digital. 1 gerador de pulsos. 1 terminal serial ou computador com interface serial e software de comunicao. 1 computador compatvel com IBM-PC com software Altera Quartus II.

Transmisso e Recepo Serial Assncrona (2011)

12